半导体封装结构及其制造方法与流程

本揭露实施例涉及一种半导体封装结构及其制造方法。

背景技术：

为进一步提高电路密度且降低成本，已开发三维(3D)半导体封装结构。在半导体封装结构中，若干裸片经堆叠且模制层经形成以封装堆叠裸片。然而，针对在裸片之间具有通道的半导体封装结构，空隙趋向于在形成模制层时出现于通道中，且需要若干模制操作。

技术实现要素：

根据本揭露的一实施例，一种制造半导体封装结构的方法包括：提供经形成于载体衬底上方的堆叠结构，其中所述堆叠结构包括位于所述载体衬底上方且彼此间隔的多个第一裸片及位于所述多个第一裸片上方的第二裸片，且所述载体衬底、所述多个第一裸片及所述第二裸片界定具有开口的通道；及将所述堆叠结构浸入到流体模制材料中以使所述流体模制材料通过所述开口流入到所述通道中。

根据本揭露的一实施例，一种半导体封装结构包括：多个第一裸片，所述多个第一裸片彼此间隔；模制层，其介于所述第一裸片之间；第二裸片，其位于所述多个第一裸片及所述模制层上方；及粘附层，其介于所述多个第一裸片与所述第二裸片之间且介于所述模制层与所述第二裸片之间，其中所述粘附层与所述模制层之间的第一界面及所述粘附层与所述多个第一裸片之间的第二界面位于不同阶层处。

根据本揭露的一实施例，一种半导体封装结构包括：多个第一裸片，所述多个第一裸片彼此间隔；第二裸片，其位于所述多个第一裸片上方，所述多个第一裸片及所述第二裸片界定具有开口的通道；模制层，其包围所述多个第一裸片及所述第二裸片且位于所述通道中；多个第一导体，所述多个第一导体位于所述模制层中且位于所述第一裸片上方且电连接到所述第一裸片；多个第二导体，所述多个第二导体位于所述模制层中且位于所述第二裸片上方且电连接到所述第二裸片；及重布层，其位于所述模制层上方，其中所述第一导体及所述第二导体通过所述重布层而彼此电连接。

附图说明

从结合附图阅读的以下详细描述最好地理解本揭露的实施例的方面。应注意，根据标准工业实践，各种结构未按比例绘制。事实上，为使论述清楚，可任意增大或减小各种结构的尺寸。

图1是绘示根据本揭露的一或多个实施例的各种方面的用于制造半导体封装结构的方法的流程图。

图2是绘示根据本揭露的一或多个实施例的各种方面的用于制造通道结构的方法的流程图。

图3A、3B、3C、3D、3E、3F、3G、3H及3I是根据本揭露的一或多个实施例的制造半导体封装结构的各种操作的一种中的示意图。

图4A、4B、4C及4D是根据本揭露的一或多个实施例的制造半导体封装结构的各种操作的一种中的示意图。

图5A、5B、5C及5D是根据本揭露的一或多个实施例的制造半导体封装结构的各种操作的一种中的示意图。

图6是根据本揭露的一或多个实施例的半导体封装结构的示意性剖面图。

图7是根据本揭露的一或多个实施例的半导体封装结构的示意性剖面图。

具体实施方式

以下公开提供用于实施所提供主题的不同特征的诸多不同实施例或实例。下文将描述元件及布置的特定实例以简化本揭露实施例。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一装置形成于第二装置上方或第二装置上可包含其中形成直接接触的所述第一装置及所述第二装置的实施例，且还可包含其中可在所述第一装置与所述第二装置之间形成额外装置使得所述第一装置及所述第二装置可不直接接触的实施例。另外，本揭露实施例可在各种实例中重复元件符号及/或字母。此重复是为了简化及清楚且其本身不指示所论述的各种实施例及/或配置之间的关系。

此外，为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”等等)可在本文中用于描述元件或装置与另一(些)元件或装置的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向以外，还意图涵盖装置在使用中或操作中的不同定向。设备可以其它方式定向(旋转90度或呈其它定向)且还可据此解译本文中所使用的空间相对描述词。

如本文中所使用，尽管例如“第一”及“第二”的术语描述各种元件、组件、区域、层及/或区段，但是这些元件、组件、区域、层及/或区段不应受限于这些术语。这些术语可仅用于使元件、组件、区域、层或区段彼此区别。如本文中所使用，例如“第一”、“第二”及“第三”的术语不隐含序列或顺序，除非内文清楚指示。

在本揭露的一或多个实施例中，提供一种制造半导体封装结构的方法。所述方法包含：通过浸入模制操作而在通道中形成模制层。所述通道是具有由若干堆叠裸片界定的小开口的窄通孔。在所述浸入模制操作中，将具有开口的所述通道逐渐浸入于流体模制材料中，使得所述流体模制材料通过所述开口持续流入到所述通道中。同时，通过所述通道的所述开口带走所述通道中的残留空气。据此，避免在所述通道中形成空隙。接着，使所述流体模制材料固化而形成所述模制层。在一些实施例中，在被抽成真空的反应室中实施所述浸入模制操作，使得残留空气通过真空带走。

在本揭露的一或多个实施例中，提供一种制造通道结构的方法。所述方法包含：将具有含开口的通道的通道结构安置到流体材料中以使所述流体材料通过所述开口流入到所述通道中。使所述通道按第一深度安置于所述流体材料中，使得所述开口的第一部分被浸入到所述流体材料中，而所述开口的第二部分从所述流体材料暴露。据此，通过所述通道的所述开口的所述第二部分带走所述通道中的残留空气。接着，使所述通道按第二深度安置于所述流体材料中，使得所述开口的所述第二部分被浸入到所述流体材料中以使所述流体材料流入到所述通道中。在一或多个实施例中，所述通道结构是(但不限于)具有含(若干)开口的通道的半导体封装结构的一部分。

在本揭露的一或多个实施例中，一种半导体封装结构包含：第一裸片，所述第一裸片彼此间隔；模制层，其介于所述第一裸片之间；第二裸片，其位于所述第一裸片及所述模制层上方；及粘附层，其介于所述第一裸片与所述第二裸片之间且介于所述模制层与所述第二裸片之间。所述模制层包含朝向所述第二裸片延伸的突出部分或远离所述第二裸片凹陷的凹陷部分，使得所述模制层与所述粘附层接合，借此增强所述模制层与所述粘附层之间的粘附性。

图1是绘示根据本揭露的一或多个实施例的各种方面的用于制造半导体封装结构的方法的流程图。方法100以操作110开始，其中提供经形成于载体衬底上方的堆叠结构。所述堆叠结构包括位于所述载体衬底上方且彼此间隔的多个第一裸片及位于所述第一裸片上方的第二裸片，且所述载体衬底、所述第一裸片及所述第二裸片界定具有开口的通道。方法100继续进行操作120，其中将所述堆叠结构浸入到流体模制材料中以使所述流体模制材料通过所述开口流入到所述通道中。

方法100仅为一实例，且不意图限制本揭露实施例超出权利要求书中明确叙述的内容。可在方法100之前、在方法100期间及在方法100之后提供额外操作，且可针对方法的额外实施例替换、消除或移动所描述的一些操作。

图2是绘示根据本揭露的一或多个实施例的各种方面的用于制造通道结构的方法的流程图。方法200以操作210开始，其中提供具有含开口的通道的通道结构。方法200继续操作220，其中使所述通道按第一深度安置于流体材料中。在操作220中，使所述开口的第一部分按所述第一深度浸入到所述流体材料中以使所述流体材料通过所述开口的所述第一部分流入到所述通道中且从所述开口的第二部分排出所述通道中的残留空气。方法200继续进行操作230，其中使所述通道按第二深度安置于所述流体材料中。在操作230中，将所述开口的所述第二部分进一步浸入到所述流体材料中以使所述流体材料流入到所述通道中。

方法200仅为一实例，且不意图限制本揭露实施例超出权利要求书中明确叙述的内容。可在方法200之前、在方法200期间及在方法200之后提供额外操作，且可针对方法的额外实施例替换、消除或移动所描述的一些操作。

图3A、3B、3C、3D、3E、3F、3G、3H及3I是根据本揭露的一或多个实施例的制造半导体封装结构的各种操作的一种中的示意图，其中图3A及3B是透视图，且图3C、3D、3E、3F、3G、3H及3I是剖面图。如图3A中所描绘，提供载体衬底10。载体衬底10经配置为用于在制造期间承载具有含(若干)开口的通道的通道结构的载体，且能够由载体保持器处置。在一或多个实施例中，所述通道结构是堆叠结构(例如半导体封装结构)的一部分。在一或多个实施例中，载体衬底10是(但不限于)玻璃载体衬底。载体衬底10可由绝缘材料、半导电材料、导电材料或任何其它适合材料形成。

如图3B及3C中所描绘，提供经形成于载体衬底10上方的堆叠结构20。堆叠结构20包含多个第一裸片24及第二裸片26。第一裸片24安置于载体衬底10上方且彼此间隔，且第二裸片26安置于第一裸片24上方。载体衬底10、第一裸片24及第二裸片26界定具有至少两个开口22A的通道22。在一或多个实施例中，堆叠结构20包含在第一方向L1上横向地安置于载体衬底10上方的若干第一裸片24。通道22是在相邻第一裸片24之间沿第二方向L2延伸的空隙，其中开口22A面向第二方向L2。在一或多个实施例中，两个第一裸片24在第一方向L1上并排布置于载体衬底10上方，且通道22大体上为具有两个开口22A的笔直通道。在一些实施例中，两个或多于两个第一裸片24可以不同方式布置，使得通道22可具有不同形状，例如具有一个开口的笔直通道、具有三个开口的T形通道、具有四个开口的十字形通道或具有其它形状的通道。在一或多个实施例中，第一裸片24的第一表面(例如底面)241通过例如裸片粘性膜(DAF)的粘附层12而形成于载体衬底10上方。第一裸片24可为半导体裸片或任何其它类型的裸片、封装结构或中介层。在一或多个实施例中，第一裸片24的第二表面242(例如上表面)是结构层24A。结构层24A可为第一裸片24的最上层。举例来说，结构层24A是(但不限于)第一裸片24的重布层(RDL)的最上层、最上钝化层或其它绝缘或导电层。在一或多个实施例中，结构层24A的材料是例如聚酰亚胺(PI)或聚苯并恶唑(PBO)的聚合材料。在一些实施例中，第一裸片24及第二裸片26彼此电连接。导体(例如贯穿绝缘体通孔(TIV)(图中未展示)安置于第一裸片24的结构层24A上方且与第二裸片26并排布置。导体经配置以将第一裸片24电连接到经安置于第二裸片26上方的电子结构，例如重布层、封装结构、电路板或其类似物。在一些实施例中，第一裸片24通过电子结构而电连接到第二裸片26。

第二裸片26定位于经横向安置的第一裸片24上方。在一或多个实施例中，第二裸片26的第一表面(例如底面)261通过例如裸片粘性膜(DAF)的另一粘附层28而形成于第一裸片24的第二表面242上方。第二裸片26还覆盖通道22，使得载体衬底10、第一裸片24及第二裸片26界定具有开口22A的通道22。在一或多个实施例中，开口22A由各第一裸片24的内侧壁243、第一表面261及粘附层12的表面界定。在一些实施例中，开口22A面向大体上正交于第一方向L1(第一裸片24沿其安置)的第二方向L2。第二裸片26可为半导体裸片或任何其它类型的裸片或封装结构。可任意增大或减小第一裸片24或第二裸片26的尺寸。在一些实施例中，第二裸片26的尺寸大于第一裸片24的尺寸。在一些替代实施例中，第二裸片26的尺寸小于第一裸片24的尺寸。

在一或多个实施例中，第二裸片26的第二表面262(例如上表面)是结构层26A。举例来说，结构层26A是(但不限于)第二裸片26的重布层(RDL)的最上层、最上钝化层或其它绝缘层。在一或多个实施例中，结构层26A的材料是例如聚酰亚胺(PI)或聚苯并恶唑(PBO)的聚合材料。在一或多个实施例中，导体27(例如导电柱或接合垫)经安置成接近于第二裸片26的第二表面262，且导体27经配置以将第二裸片26电连接到电子结构，例如重布层、封装结构、电路板或其类似物。在一些实施例中，第二裸片26通过电子结构而电连接到第一裸片24。在一些实施例中，导体27由最上结构层26A覆盖。

如图3D中所描绘，提供例如流体模制材料30的流体材料。在一或多个实施例中，流体模制材料30是呈流体形式的绝缘材料。举例来说，绝缘材料是例如(但不限于)环氧树脂的聚合材料。在一些实施例中，流体模制材料30包含含于流体中的填料，例如氧化硅填料或氧化铝填料。经粘附到载体衬底10的堆叠结构20经翻转使得堆叠结构20面向流体模制材料。在一或多个实施例中，将流体模制材料30及堆叠结构20装载于反应腔室40中。在一或多个实施例中，反应腔室40经配置以提供加热环境。在一或多个实施例中，反应腔室40经配置以提供真空环境。

如图3E中所描绘，将堆叠结构20浸入到流体模制材料30中以使流体模制材料30通过开口22A流入到通道22中。在一或多个实施例中，流体模制材料30归因于流体静压行为而流入到通道22中。在一些实施例中，开口22A的尺寸大于流体模制材料30的填料的大小，使得填料可通过开口22A填充通道22。在一些实施例中，开口22A的尺寸与填料的大小的比率大于1.5，或大于2，或大于3，或甚至更大。举例来说，填料的大小(例如直径)是约20微米，且尺寸(例如长度或宽度)是约50微米。在一或多个实施例中，使通道22按第一深度D1定位于流体模制材料30中，使得开口22A中的每一个的第一部分22L被浸入到流体模制材料30中，而开口22A中的每一个的第二部分22U未被浸入到流体模制材料30中。据此，流体模制材料30能够通过开口22A的第一部分22L流入到通道22中，而通道22中的残留空气能够从开口22A的第二部分22U排出。在一或多个实施例中，在将堆叠结构20浸入到流体模制材料30中期间，将反应腔室40抽成真空，使得通道22中的残留空气能够通过真空42排出。在一或多个实施例中，在将堆叠结构20浸入到模制材料30中时加热流体模制材料30以维持流体模制材料30的流动性。

如图3F中所描绘，流体模制材料30继续通过开口22A的第一部分22L流入到通道22中，而通道22中的残留空气仍从开口22A的第二部分22U排出。

如图3G中所描绘，随后使通道22按第二深度D2定位于流体模制材料30中，使得开口22A中的每一个的第二部分22U进一步浸入到流体模制材料30中。随着残留空气从反应腔室40排出，流体模制材料30能够通过开口22A的第二部分22U流入到通道22中，直到通道22被填满。

在一或多个实施例中，以连续方式将通道22按大体上恒定速率浸入到流体模制材料30中。举例来说，使通道22按适当下降速率朝向流体模制材料30连续下降(或使流体模制材料30按适当上升速率朝向通道22连续上升)，使得流体模制材料30具有足够时间来通过开口22A的第一部分22L流入到通道22中，通道22中的残留空气能够从开口22A的第二部分22U排出，且接着流体模制材料30能够通过开口22A的第二部分22U填充通道22。在一或多个实施例中，以多步骤方式将通道22浸入到流体模制材料30中。举例来说，使通道22按第一深度D1朝向流体模制材料30下降且维持于第一深度D1处，使得流体模制材料30具有足够时间来通过开口22A的第一部分22L流入到通道22中，且通道22中的残留空气能够从开口22A的第二部分22U排出。接着，使通道22按第二深度D2朝向流体模制材料30下降且维持于第二深度D2处，使得流体模制材料30能够通过开口22A的第二部分22U填充通道22。

如图3H中所描绘，可接着固化流体模制材料30以形成模制层32于通道22中。如图3I中所描绘，通过(例如)研磨而移除模制层32的一部分以暴露经电连接到第二裸片26的导体27及经电连接到第一裸片(图中未展示)的导体(图中未展示)。据此，形成半导体封装结构1。在一或多个实施例中，电子结构(图中未展示)(例如重布层)形成于第二裸片26上方且经电连接到导体27。在一或多个实施例中，模制层32进一步覆盖第二裸片26的边缘263。在一或多个实施例中，模制层32进一步覆盖第一裸片的第二表面的一部分及边缘。在一或多个实施例中，通过一次性浸入模制操作而形成通道22中的模制层32，其覆盖第一裸片(图中未展示)及第二裸片26。因此，可降低制造成本。在一或多个实施例中，在形成模制层32之后从堆叠结构20移除载体衬底10。

本揭露实施例的半导体封装结构不受限于上述实施例，而是可具有其它不同实施例。为简化描述且为便于本揭露的实施例中的每一个之间的比较，以下实施例中的每一个中的相同组件标记有相同元件符号。为易于比较实施例之间的差别，以下描述将详述不同实施例之间的差异且将不冗余地描述相同特征。

图4A、4B、4C及4D是根据本揭露的一或多个实施例的制造半导体封装结构的各种操作的一种中的示意图。如图4A中所描绘，提供载体衬底10。堆叠结构20形成于载体衬底10上方。堆叠结构20具有含至少一个开口22A的通道22。在一或多个实施例中，堆叠结构20包含经安置于载体衬底10上方且彼此由通道22间隔的若干第一裸片24。在一或多个实施例中，第一裸片24的第一表面(例如底面)241通过例如裸片粘性膜(DAF)的粘附层12而形成于载体衬底10上方。第一裸片24可为半导体裸片或任何其它类型的裸片、封装结构或中介层。堆叠结构20进一步包含位于第一裸片24的第二表面(例如上表面)242上方的至少一个第二裸片26。在一或多个实施例中，第二裸片26通过例如裸片粘性膜(DAF)的另一粘附层28而形成于第一裸片24上方。第二裸片26还覆盖通道22，使得载体衬底10、第一裸片24及第二裸片26界定具有至少两个开口22A的通道22。第二裸片26可为半导体裸片或任何其它类型的裸片或封装结构。在一或多个实施例中，第二裸片26是与第一裸片24电连通。在一或多个实施例中，导体(例如导电凸点或导电柱)安置于第二裸片26与(若干)第一裸片24之间且经电连接到第二裸片26及(若干)第一裸片24。

在一或多个实施例中，流体模制材料30经容纳于模槽34中。在一或多个实施例中，模槽34经配备有加热器来加热流体模制材料30以维持流体模制材料30的流动性。在一或多个实施例中，离型膜(release film)36经形成于模槽34上以帮助释离模制之后所形成的模制层。在一或多个实施例中，载体衬底10固定于衬底保持器14上。在一或多个实施例中，衬底保持器14是夹盘，例如真空夹盘、静电夹盘(E夹盘)或能够处置及承载载体衬底10的任何其它适合保持器。在一或多个实施例中，衬底保持器14可经配备有加热器来加热堆叠结构20。堆叠结构20及载体衬底10由衬底保持器14保持且在将通道22浸入到流体模制材料30中之前悬置于模槽34上方。在一或多个实施例中，在具有真空功能的反应腔室40中执行浸入模制操作。

如图4B中所描绘，将堆叠结构20浸入到流体模制材料30中以使流体模制材料30流入到通道22中。在一或多个实施例中，使由衬底保持器14保持的堆叠结构20及载体衬底10向下移动以将通道22浸入到流体模制材料30中。在一或多个实施例中，使模槽34向上移动以将通道22浸入到流体模制材料30中。在一或多个实施例中，如(但不限于)图3E、3F及3G中所描述的操作那样浸入将堆叠结构20执行到流体模制材料30中。在一或多个实施例中，衬底保持器14中的加热器经操作以在浸入期间加热堆叠结构20。在一或多个实施例中，模槽34中的加热器经操作以在浸入期间加热流体模制材料30。在一或多个实施例中，在浸入期间将反应腔室40抽成真空。

如图4C中所描绘，接着固化流体模制材料30以形成模制层32于通道22中。如图4D中所描绘，通过(例如)研磨而移除模制层32的一部分以暴露经电连接到第二裸片26的导体27及经电连接到第一裸片24的导体(图中未展示)。据此，形成半导体封装结构2。在一或多个实施例中，电子结构(图中未展示)(例如重布层)经形成于第二裸片26上方且经电连接到导体27。在一或多个实施例中，模制层32进一步覆盖第二裸片26的边缘263。在一或多个实施例中，模制层32进一步覆盖第一裸片24的第二表面242的一部分及外侧壁244。在一或多个实施例中，通过一次性浸入模制操作而形成通道22中的模制层32，其覆盖第二裸片26的外侧壁263及第一裸片24的第二表面242的一部分及外侧壁244。因此，可降低制造成本。在一或多个实施例中，在形成模制层32之后从堆叠结构20移除载体衬底10。

图5A、5B、5C及5D是根据本揭露的一或多个实施例的制造半导体封装结构3的各种操作的一种中的示意图。如图5A中所描绘，提供经形成于载体衬底10上方的堆叠结构20。在一些实施例中，堆叠结构20包含若干第一裸片24、第二裸片26、若干第一导体23及若干第二导体25。第二裸片26经定位于第一裸片24上方以界定具有至少一个开口22A的通道22。第一导体23安置于第一裸片24上方且经电连接到第一裸片24。在一些实施例中，第一导体23包含安置于第一裸片24的结构层24A上方且与第二裸片26并排布置的贯穿绝缘体通孔(TIV)。在一些实施例中，第一导体23通过各自接合垫23P而电连接到第一裸片24。第二导体25安置于第二裸片26上方且经电连接到第二裸片26。在一些实施例中，第二导体25(例如导电柱或接合垫)经安置成接近于第二裸片26的第二表面262。

在一些实施例中，通过前述实施例中所描述的浸入模制操作而形成填充通道22的模制层32。在一些实施例中，模制层32进一步包围第一裸片24、第二裸片26、第一导体23及第二导体25。

如图5B中所描绘，通过(例如)研磨而移除模制层32及结构层26A的一部分以暴露第一导体23的一部分及第二导体25的一部分。

如图5C中所描绘，重布层38形成于模制层32上方。在一些实施例中，第一导体23及第二导体25通过重布层38彼此电连接，因此，第一裸片24及第二裸片26通过第一导体23、重布层38及第二导体25而彼此电连通。在一些实施例中，导电垫39(例如凸点下金属(UBM)或其类似物)形成于重布层38上方且经电连接到重布层38。

如图5D中所描绘，导电结构41(例如导电凸点或其类似物)形成于导电垫39上方且经电连接到导电垫39以形成半导体封装结构3。在一些实施例中，电子结构(例如封装结构、电路板或其类似物)可经形成于重布层38上方且通过导电结构41及导电垫39而电连接到重布层38。

图6是根据本揭露的一或多个实施例的半导体封装结构4的示意性剖面图。如图6中所描绘，半导体封装结构4包含若干第一裸片24、模制层32、第二裸片26及粘附层28。第一裸片24彼此间隔。模制层32经安置于第一裸片24之间。第二裸片26经安置于第一裸片24及模制层32上方。粘附层28经安置于第一裸片24与第二裸片26之间，且经安置于模制层32与第二裸片26之间。在一或多个实施例中，第一裸片24的最上层是结构层24A，例如第一裸片24的重布层(RDL)的最上层、最上钝化层或其它绝缘或导电层。第一界面S1经定位于粘附层28与模制层32之间，且第二界面S2经定位于粘附层28与第一裸片24之间。在一或多个实施例中，第二界面S2经定位于粘附层28与第一裸片24的结构层24A之间。

在一或多个实施例中，在形成第一裸片24及第二裸片26之后形成模制层32，因此，第一界面S1及第二界面S2归因于模制层32与粘附层28之间的不同材料特性而定位于不同阶层处。在一或多个实施例中，粘附层28比模制层32软，因此，模制层32包含朝向第二裸片26延伸的突出部分32A。据此，第一界面S1比第二界面S2更靠近第二裸片26。

图7是根据本揭露的一或多个实施例的半导体封装结构5的示意性剖面图。如图7中所描绘，不同于图6中的半导体封装结构4，模制层32比粘附层28软，因此，模制层32包含远离第二裸片26凹陷的凹陷部分32B。据此，第一界面S1比第二界面S2更远离第二裸片26。

在本揭露的一或多个实施例中，通过浸入模制操作而形成半导体封装结构的模制层。所述浸入模制操作经配置以减少半导体封装结构的通道中出现空隙。所述方法能够通过一次性浸入模制操作而形成位于通道中且封装半导体封装结构的堆叠裸片的模制层，且因此降低制造成本。

在示范性方面中，提供一种制造半导体封装结构的方法。提供经形成于载体衬底上方的堆叠结构。所述堆叠结构包括位于所述载体衬底上方且彼此间隔的多个第一裸片及位于所述第一裸片上方的第二裸片，且所述载体衬底、所述第一裸片及所述第二裸片界定具有开口的通道。将所述堆叠结构浸入到流体模制材料中以使所述流体模制材料通过所述开口流入到所述通道中。

在另一方面中，一种半导体封装结构包含多个第一裸片、模制层、第二裸片及粘附层。所述第一裸片彼此间隔。所述模制层介于所述第一裸片之间。所述第二裸片位于所述多个第一裸片及所述模制层上方。所述粘附层介于所述多个第一裸片与所述第二裸片之间，且介于所述模制层与所述第二裸片之间。介于所述粘附层与所述模制层之间的第一界面且介于所述粘附层与所述第一裸片之间的第二界面位于不同阶层处。

在又一方面中，一种半导体封装结构包含多个第一裸片、第二裸片、模制层、多个第一导体、多个第二导体及重布层。所述第一裸片彼此间隔。所述第二裸片位于所述多个第一裸片上方。所述第一裸片及所述第二裸片界定具有开口的通道。所述模制层包围所述第一裸片及所述第二裸片，且位于所述通道中。所述第一导体位于所述模制层中，且位于所述第一裸片上方且经电连接到所述第一裸片。所述第二导体位于所述模制层中，且位于所述第二裸片上方且经电连接到所述第二裸片。所述重布层位于所述模制层上方，其中所述第一导体及所述第二导体通过所述重布层彼此电连接。

上文已概述若干实施例的结构，使得所属领域的技术人员可更好的理解本揭露实施例的方面。所属领域的技术人员应了解，其可易于将本揭露实施例用作用于设计或修改其它工艺及结构的基础以实施相同目的及/或达成本文中所引入的实施例的相同优点。所属领域的技术人员还应意识到，这些等效构造不应背离本揭露实施例的精神及范围，且其可在不背离本揭露实施例的精神及范围的情况下对本文作出各种改变、置换及更改。

符号说明

1 半导体封装结构

2 半导体封装结构

3 半导体封装结构

4 半导体封装结构

5 半导体封装结构

10 载体衬底

12 粘附层

14 衬底保持器

20 堆叠结构

22 通道

22A 开口

22L 第一部分

22U 第二部分

23 第一导体

23P 接合垫

24 第一裸片

24A 结构层

25 第二导体

26 第二裸片

26A 结构层

27 导体

28 粘附层

30 流体模制材料

32 模制层

32A 突出部分

32B 凹陷部分

34 模槽

36 离型膜

38 重布层

39 导电垫

40 反应腔室

41 导电结构

42 真空

100 方法

110 操作

120 操作

200 方法

210 操作

220 操作

230 操作

241 第一表面

242 第二表面

243 内侧壁

244 外侧壁

261 第一表面

262 第二表面

263 边缘/外侧壁

D1 第一深度

D2 第二深度

L1 第一方向

L2 第二方向

S1 第一界面

S2 第二界面