技术特征：
技术总结
本发明一种改善多芯片堆叠装片的结构及其工艺方法，所述结构包括框架基材（1），所述框架基材（1）正面设置有下层芯片（2）和“工”字型支架（6），所述“工”字型支架（6）正面设置有上层芯片（3），所述框架基材（1）、下层芯片（2）及上层芯片（3）之间均通过焊线（7）相连接，所述下层芯片（2）、上层芯片（3）、“工”字型支架（6）和焊线（7）外围包封有塑封料（8）。本发明一种改善多芯片堆叠装片的结构及其工艺方法，它在同样大小的封装内尽可能的增加空间利用率，可以更方便的布局，避免上层芯片部分区域悬空设置，避免下层芯片部分打线区域被上层芯片遮盖的问题。
技术研发人员：缪江黔;刘敏;朱仲明
受保护的技术使用者：江苏长电科技股份有限公司
技术研发日：2017.09.27
技术公布日：2018.01.12