半导体装置以及半导体装置的制造方法与流程

本发明涉及一种半导体装置以及半导体装置的制造方法。
背景技术：
：为了构成半导体装置(半导体器件)，需要层叠多种材料。例如，在半导体基板上形成氧化膜等绝缘膜，在该绝缘膜上层叠cu(铜)膜等电极。当绝缘膜和电极的温度上升时，由于绝缘膜与电极的线膨胀系数的差而在绝缘膜与电极的界面产生应力。由于该应力而绝缘膜被施加负荷。由此有可能绝缘膜被破坏。另外，如果电极的膜厚变厚，则在绝缘膜与电极的界面产生的应力增大。因此，在电极的膜厚变厚的情况下，由于该应力而绝缘膜被破坏的可能性变高。例如，在日本特开2015-185783号公报(专利文献1)中记载了具备厚膜的金属电极的半导体装置。在该半导体装置中，金属电极具有阶梯状的构造。专利文献1：日本特开2015-185783号公报技术实现要素：发明要解决的问题一般来说，在与绝缘膜连接的电极的区域的外周边缘(以下称为终端部)，应力负荷最集中于绝缘膜，因此该终端部容易成为绝缘膜的破坏的起点。在上述公报所记载的半导体装置中，金属电极的终端部的膜厚比金属电极的中心部的膜厚薄。因此，能够谋求降低容易成为绝缘膜的破坏的起点的终端部处的应力。另外，电极的侧面的形状也成为绝缘膜的破坏的主要原因。也就是说，电极的侧面与绝缘膜的上表面所形成的角度越小则越不易引起终端部处的应力集中，电极的侧面与绝缘膜的上表面所形成的角度越大则越容易引起终端部处的应力集中。在上述公报所记载的半导体装置中，金属电极的侧面与绝缘膜的上表面形成大致直角。因而，在终端部，在绝缘膜中容易引起应力集中，因此上述公报所记载的半导体装置的金属电极的构造作为应力降低对策而言是不充分的。另外，即使金属电极具有阶梯状的构造，如果阶梯状的构造的第一个台阶的膜厚变厚，则金属电极的终端部处的应力降低效果也会减弱。因此，存在在绝缘膜引起应力集中的可能性。因此，存在由于该应力而绝缘膜被破坏的可能性。本发明是鉴于上述问题而完成的，其目的在于提供一种能够抑制因在绝缘膜与电极的界面产生的应力引起的绝缘膜的破坏的半导体装置以及半导体装置的制造方法。用于解决问题的方案本发明的半导体装置具备半导体基板、绝缘膜以及电极。半导体基板具有第一表面。绝缘膜设置于半导体基板的第一表面上，且在与第一表面相反的一侧具有第二表面。电极连接于绝缘膜的第二表面，且具有侧面、与绝缘膜接触的第一面以及与第一面相反的一侧的第二面。电极的第二面的外周形成于比第一面的外周靠内侧的位置。发明的效果根据本发明的半导体装置，电极的第二面的外周形成于比第一面的外周靠内侧的位置。因此，能够谋求容易成为绝缘膜的破坏的起点的边缘处的应力降低。另外，由于电极与绝缘膜以小的角度来连接，因此能够抑制绝缘膜处的应力集中。因而，能够抑制因在绝缘膜与电极的界面产生的应力引起的绝缘膜的破坏。附图说明图1是概要性地示出本发明的实施方式1所涉及的半导体装置的截面图。图2是本发明的实施方式1所涉及的半导体装置的电极构造的分析模型的示意图。图3是在本发明的实施方式1所涉及的半导体装置的电极构造的分析中使用的模块的构造图。图4是表示本发明的实施方式1所涉及的半导体装置的电极构造的应力降低效果的分析结果的图。图5是用于说明本发明的实施方式1所涉及的半导体装置的电极构造的尺寸的示意图。图6是概要性地示出本发明的实施方式1所涉及的半导体装置的制造方法的第一工序的截面图。图7是概要性地示出本发明的实施方式1所涉及的半导体装置的制造方法的第二工序的截面图。图8是概要性地示出本发明的实施方式1所涉及的半导体装置的制造方法的第三工序的截面图。图9是概要性地示出本发明的实施方式1所涉及的半导体装置的制造方法的第四工序的截面图。图10是概要性地示出本发明的实施方式1所涉及的半导体装置的制造方法的第五工序的截面图。图11是概要性地示出本发明的实施方式1所涉及的半导体装置的制造方法的第六工序的截面图。图12是概要性地示出本发明的实施方式1所涉及的半导体装置的制造方法的第七工序的截面图。图13是概要性地示出本发明的实施方式2所涉及的半导体装置的截面图。图14是概要性地示出本发明的实施方式2所涉及的半导体装置的制造方法的第一工序的截面图。图15是概要性地示出本发明的实施方式2所涉及的半导体装置的制造方法的第二工序的截面图。图16是概要性地示出本发明的实施方式2所涉及的半导体装置的制造方法的第三工序的截面图。图17是概要性地示出本发明的实施方式3所涉及的半导体装置的截面图。图18是概要性地示出本发明的实施方式3所涉及的半导体装置的制造方法的第一工序的截面图。图19是概要性地示出本发明的实施方式3所涉及的半导体装置的制造方法的第二工序的截面图。图20是概要性地示出本发明的实施方式3所涉及的半导体装置的制造方法的第三工序的截面图。图21是概要性地示出本发明的实施方式3所涉及的半导体装置的制造方法的第四工序的截面图。图22是概要性地示出本发明的实施方式3所涉及的半导体装置的制造方法的第五工序的截面图。图23是概要性地示出本发明的实施方式3所涉及的半导体装置的制造方法的第六工序的截面图。图24是概要性地示出本发明的实施方式4所涉及的半导体装置的截面图。图25是概要性地示出本发明的实施方式4所涉及的半导体装置的制造方法的第一工序的截面图。图26是概要性地示出本发明的实施方式4所涉及的半导体装置的制造方法的第二工序的截面图。图27是概要性地示出本发明的实施方式4所涉及的半导体装置的制造方法的第三工序的截面图。图28是概要性地示出本发明的实施方式5所涉及的半导体装置的截面图。图29是概要性地示出本发明的实施方式5所涉及的半导体装置的制造方法的第一工序的截面图。(附图标记说明)1：半导体基板；1a：第一表面；2：绝缘膜；2a：第二表面；3：电极；3a：侧面；3a1：弯曲部；3b：边缘；3b2：第二台阶部的边缘(第二台阶部的侧面部的下端)；3c：中心部；3d：终端部；3e：第一面；3f：第二面；31：第一台阶部；32：第二台阶部。具体实施方式下面，基于附图来说明本发明的实施方式。(实施方式1)参照图1来说明本发明的实施方式1所涉及的半导体装置的结构。图1是表示实施方式1的半导体装置的截面形状的示意图。本实施方式的半导体装置具备半导体基板1、绝缘膜2以及电极3。在半导体基板1中制作有半导体元件(半导体器件)。半导体器件的种类例如是igbt(insulatedgatebipolartransistor：绝缘栅双极型晶体管)、mosfet(metaloxidesemiconductorfieldeffecttransistor：金属氧化物半导体场效应晶体管)等。半导体基板1的材料是硅(si)、碳化硅(sic)等。此外，关于半导体器件，只要能够形成本实施方式的电极形状即可，不论构造、材料、形状如何。具体地说，半导体器件的构造也可以是二极管等。另外，半导体器件的材料也可以是氮化镓(gan)等。半导体基板1具有第一表面1a。绝缘膜2形成于半导体基板1上。具体地说，绝缘膜2设置于半导体基板1的第一表面1a上。在使用半导体基板1制作的半导体器件的种类是mosfet的情况下，作为绝缘膜2可以使用绝缘氧化膜。该绝缘氧化膜配置于电极(电极用金属膜)3的下层。关于该绝缘氧化膜的种类，只要具有绝缘性则可以是任意的材料，作为绝缘氧化膜例如可以使用二氧化硅(sio2)。绝缘膜2在与半导体基板1的第一表面1a相反的一侧具有第二表面2a。绝缘氧化膜不需要一致或均匀地形成在半导体基板1上，也可以在半导体基板1上的一部分产生未形成的区域。电极3形成于绝缘膜2上。具体地说，电极3连接于绝缘膜2的第二表面2a。形成于绝缘膜2上的电极(电极用金属膜)3的材料例如是铜(cu)。关于该铜(cu)的膜质，不特别限定密度、表面粗糙度、电导率等特性。电极3具有侧面3a、边缘3b、中心部3c、终端部3d、第一面3e以及第二面3f。侧面3a是配置于电极3的侧方的面。边缘3b位于侧面3a的外侧的端。中心部3c被侧面3a包围。在中心部3c的外侧配置有终端部3d。换言之，中心部3c是被终端部3d包围的部分。第一面3e连接于侧面3a。第一面3e连接于绝缘膜2。第二面3f连接于侧面3a。第二面3f位于与第一面3e相反的一侧。也就是说，第一面3e与第二面3f彼此相向。电极3的侧面3a包括弯曲部3a1。弯曲部3a1弯曲成：朝向侧面3a与绝缘膜2的第二表面2a连接的边缘3b而电极3的膜厚变薄、且向第二表面2a侧凹陷。弯曲部3a1在截面图中具有圆弧形状。因而，终端部3d具有倒角形状。该倒角形状具有斜坡。该斜坡构成为随着接近绝缘膜2的第二表面2a而侧面3a与第二表面2a所形成的角度变小。这样，电极3的侧面3a对于绝缘膜2的第二表面2a具有倾斜地连接。也就是说，电极3的绝缘膜2对于绝缘膜2的第二表面2a不是垂直地连接。在电极3的终端部3d的正下方，绝缘膜2不需要一致或均匀地形成，也可以是，在终端部3d的正下方的一部分未形成绝缘膜2，半导体基板1暴露而与电极3直接接触，也就是说，也可以存在半导体基板1与电极3进行欧姆接合的区域。在沿着绝缘膜2的第二表面2a的方向上，第一面3e的长度比第二面3f的长度长。换言之，电极3的上边的长度比下边的长度短。电极3作为整体呈向上凸的形状。在本实施方式中，侧面3a构成为从第一面3e至第二面3f连续地弯曲。也就是说，在本实施方式中，侧面3a在截面图中从第一面3e至第二面3f构成为圆弧形状。此外，侧面3a不需要是整体具有曲率的一致的曲面(曲线)，也可以在中途具有拐点。另外，侧面3a也可以除了弯曲部3a1以外还包括直线部分。参照图1～图5来说明本实施方式的电极3的尺寸与应力降低效果的关系。参照图1，通过减小电极3的终端部3d的膜厚，在减小了膜厚的电极3的终端部3d处的绝缘膜2中产生的应力减小。由此，电极3的终端部3d处的绝缘膜2中的裂纹的产生得以抑制。以计算抑制裂纹的产生所需的终端部3d的膜厚为目的，创建减小了终端部3d的膜厚的分析模型来进行了分析和实验。具体地说，切合实际的模块构造来创建分析模型并进行了分析。在分析条件中加入作为前提条件施加了固定的热过程，分析了在该热过程后施加到分析模型的应力值。在实验中确认出：在对与分析模型同样的构造的样本施加了与分析同样的热过程时膜厚与裂纹量的相关与分析结果一致。以作为膜制作时的温度的约70℃为下限值，以作为从制作膜之后起至芯片完成为止的最高温度的约350℃为上限值，将从约70℃向约350℃的热过程作为分析条件。作为实验的样本，使用了10mm×10mm的试样。关于实验温度，从室温起在真空中在350℃下保持1个小时之后再次设为室温。作为热处理装置使用了真空热处理炉。作为观察装置使用了截面sem(scanningelectronmicroscope：扫描电子显微镜)。其结果获知，通过终端部3d的膜厚的减小和形状获得了抑制裂纹的产生的效果。具体地说，确认出通过如下设定电极3的尺寸来能够充分地抑制裂纹的产生。从自第二表面2a起的侧面3a的膜厚为中心部3c的膜厚的1/3的地点至边缘3b为止的沿着第二表面2a的方向上的距离是该地点处的侧面3a的膜厚的10倍以上的尺寸。也就是说，关于电极3的终端部3d的倒角形状的尺寸，在将电极3的膜厚设为h时，终端部3d的比成为h/3的地点靠电极3的边缘3b侧的倒角形状的纵(高度)与横(宽度)之比为纵：横＝1：10以上。接着，说明通过将终端部3d的倒角形状设为上述尺寸所带来的应力降低效果的验证结果。参照图2～图5，探讨了对应力降低具有效果的电极3的形状。图2是在电极3的终端部的形状的探讨中使用的分析模型的示意图。图3是在分析中使用的模块(芯片)的构造图。此外，在实验中也使用同样构造的芯片。如图3所示，在作为半导体基板的sic基板上形成有绝缘氧化膜(teos)，在teos上形成有被图案化的源极电极等电极。对作为半导体基板使用sic和si这两方的情况进行分析，确认出电极膜厚与产生应力的变化的相关在sic和si这两方中均成为同样的趋势。此外，为了准确地模拟器件构造对产生应力带来的影响，设置栅极电极来进行了分析。在实验中，栅极电极的有无对于源极电极的端部处的teos中的裂纹产生没有贡献。因此，关于栅极电极的尺寸，只要是在满足作为栅极的功能且不对其它模块功能产生影响的范围，则可以是任何尺寸。首先，验证了通过减小电极3的终端部的膜厚所带来的应力降低效果。为了简单化，将电极3设为无倒角的单层。制作了单层的电极3的膜厚为30μm、10μm、5μm的3种分析模型。分析模型的电极3的膜厚的设定基准是考虑器件制作的工艺制约来决定的。将这样探讨的电极3的膜厚的上限值设定为30μm。预计电极3的膜厚越薄则电极3的终端部处的产生应力越降低。因此，设定将电极3的膜厚从30μm减小的条件，具体地说将电极3的膜厚设定为10μm或5μm。表1中示出分析结果。[表1]膜厚应力值(mpa)①30μma②10μm4a/5③5μm3a/5参照表1，将在电极3的膜厚为30μm时施加到电极3的终端部所接触的绝缘膜(绝缘氧化膜)2的应力设为应力值a(mpa)时，在电极3的膜厚为10μm时，施加到电极3的终端部所接触的绝缘氧化膜2的应力为约4a/5(a的约80％)。另外，在电极3的膜厚为5μm时，施加到电极3的终端部的绝缘氧化膜2的应力为约3a/5(a的约60％)。因而，电极3的膜厚越薄，则施加到电极3的终端部所接触的绝缘氧化膜2的应力越低。由此获知：通过减小电极3的终端部的膜厚，能够降低施加到绝缘氧化膜2的应力。通过实验对这些分析结果进行验证的结果，在将电极3的膜厚设为30μm时，由于施加到绝缘氧化膜2的应力而在绝缘氧化膜2产生裂纹。另一方面，在将电极3的膜厚设为10μm以下时，在绝缘氧化膜2未产生裂纹。因而获知：为了抑制在绝缘氧化膜2产生的裂纹的产生，将电极3的膜厚设为10μm以下，将施加到绝缘氧化膜2的应力设为4a/5以下即可。如上所述，获知越减小电极3的终端部的膜厚则应力越低。然而，从工艺的制约上来说，作为电极3的膜厚需要数10μm的厚度，因此在膜厚的减小上存在极限。另外，在电极3的终端部对于绝缘氧化膜2垂直地形成的情况下，应力集中于电极3的终端部与绝缘氧化膜2的连接部分，因此无法避免应力集中于电极3的终端部。为了进一步降低应力，作为电极3的膜厚需要确保数10μm左右的厚度，并且需要制作避免应力集中于电极3的终端部与绝缘氧化膜2的连接部分的形状。因此，说明针对在电极3的终端部制作了倒角形状时的效果的验证结果。为了简单化，关于分析模型，不是设为在电极的终端部附加有倒角形状的形状，而是设为阶梯状的2层结构。通过将施加到第一层电极的终端部所接触的绝缘氧化膜的应力值进行比较，确认出倒角形状也具有与薄膜化相同的应力降低效果。在图4中示出分析结果。参照图4，在利用二层构造的膜实施了应力分析的结果获知，在第一层(第一台阶部分)与第二层(第二台阶部分)的合计的膜厚为30μm的部位，基底的绝缘氧化膜也被施加大的应力。另一方面，在未形成第二层电极的、只有第一层电极的部位，当移到第一层电极的膜厚为10μm的部位时，施加到绝缘氧化膜的应力也减小。从分析结果获知，在从第二层电极消失而只有第一层电极的部位起大概100μm的地点，在形成有第二层电极的膜厚30μm的部位中在绝缘氧化膜2中产生的应力大致被缓和。也就是说，获知：随着远离第二层电极的端部而应力下降，在从第二层电极的端部起100μm的距离处应力大致被缓和。根据以上内容，参照图5，进行电极3的尺寸的定义。在将电极3的未进行上边的蚀刻的平坦部的平均膜厚设为h时，将相当于h的1/3的膜厚h/3设为h。此时，如果在电极3的终端部中形成使膜厚为h的地点与电极3的终端部具有10h的距离(如果用比来表现，则膜厚为h的地点处的倒角形状的尺寸为纵：横＝1：10)的倒角形状，则获得充分的应力缓和效果。因此，关于倒角形状的尺寸，在将电极3的膜厚设为h时，将从电极3的终端部起比成为h/3的地点靠终端部侧的倒角的比设为纵：横＝1：10。此外，在此，电极3的未进行上边的蚀刻的平坦部的平均膜厚是指倒角与非蚀刻面的连接部分附近，关于膜厚的偏差，设为是在膜的形成上导致产生的程度的轻微的偏差，而不是有意制作了凹凸形状的膜。另外，以提高绝缘膜2与电极3的密合性等为目的，还能够在图1所示的绝缘氧化膜2与电极3之间将中间层成膜，来设为层叠构造。在该情况下，在本实施方式中，设该中间层包括在电极3中。关于在绝缘氧化膜2与电极3的界面成膜的中间层的材料，只要是不对电极3的形成产生影响的材料，则能够根据进行成膜的目的进行选择。在以提高绝缘氧化膜2与电极3的密合性为目的在绝缘氧化膜2与电极3的界面将中间层成膜的情况下，例如作为成膜的材料能够应用钛(ti)等。关于在绝缘氧化膜2与电极3的界面成膜的中间层的膜厚，只要在不对电极3的形成产生影响的范围，则任何膜厚都能够实施。在以提高绝缘氧化膜2与电极3的密合性为目的在界面将作为中间层的钛(ti)成膜的情况下，作为成膜的钛(ti)的膜厚能够应用10nm～50nm左右。在使其作为密合层发挥功能的情况下，需要遍及界面整体地形成为膜，在膜厚为10nm以下时无法作为膜形成在界面整面，有可能形成一部分无密合层的区域。另外，在膜厚为10nm以上时，能够起到作为密合层的功能，但是不需要形成必要程度以上厚的膜，如果过厚则招致电阻成分的增大，对半导体器件的特性产生影响。因此，只要根据半导体器件的种类适当设定上限值即可，能够将膜厚例如设为50nm。此外，关于在绝缘氧化膜2与电极3之间成膜的中间层，只要不对电极3的形成产生影响则不管几层都能够成膜。接着，参照图6～图12来说明实施方式1所涉及的半导体装置的制造方法。图6～图12是用于说明实施方式1所涉及的半导体装置的电极3的制造方法的截面图。参照图6，准备具有第一表面1a的半导体基板1。参照图7，在半导体基板1的第一表面1a形成绝缘膜2。该绝缘膜2例如是绝缘氧化膜。参照图8，在绝缘膜2的与第一表面1a相反的一侧的第二表面2a形成电极3。电极3例如利用化学气相生长法(cvd法)、物理气相生长法(pvd法)等来形成。cvd法例如是镀敷。镀敷中存在非电解镀敷和电解镀敷这2种。只要是在不对电极3的形成产生影响的范围，则任何形成方法都能够实施。另外，关于镀敷工序内的详细的工艺，只要能够形成作为目标的电极3，则任何工序、方法、形成条件都可以。pvd法例如是溅射成膜。作为溅射成膜的种类，存在磁控溅射、蒸镀、离子束溅射等溅射方法，但是只要能够形成作为目标的电极3，则任何溅射方法都能够实施。另外，溅射时的电源的种类也有直流型和交流型，但是只要能够形成作为目标的电极3，则利用任何溅射方法都能够形成。此外，成膜条件中存在加热的有无、辅助成膜的有无、投入电力、流量的数值等设定参数，但是只要能够形成作为目标的电极3，则在任何成膜条件下都能够实施。此外，在使用电解镀敷形成电极3的情况下，需要进行晶种(seed)层的形成，以及根据需要进行密合膜的形成。晶种层的形成和密合层的形成方法例如能够应用cvd法、pdv法，只要能够形成作为目标的膜，则任何形成方法都可以使用。从器件的结构、晶种层以及密合层形成所需的膜厚的方面而言，期望的是在晶种层和密合层的形成中进行溅射成膜。参照图9，在电极3上形成抗蚀剂4的图案。用于图案形成的抗蚀剂4例如存在正型(positive)抗蚀剂、负型(negative)抗蚀剂等。只要不对电极3的形成产生影响，则任何种类的抗蚀剂都能够使用。说明在对抗蚀剂使用了光致抗蚀剂的情况下向电极3上的光致抗蚀剂图案的形成。在电极3上涂敷光致抗蚀剂，用旋涂器使光致抗蚀剂均匀地遍布电极3上的整面。在带有均匀地润湿扩展的抗蚀剂的半导体基板1上放置光掩模，用曝光机照射紫外线。之后，将被照射紫外线的带有抗蚀剂的半导体基板1浸在显影液中，去除未硬化的抗蚀剂。将此时的光掩模设为使所形成的抗蚀剂图案成为与电极相同大小的形状或者只有电极3的终端部稍微开口的形状。参照图10和图11，电极3被蚀刻。通过对电极3进行蚀刻，在电极3的侧面3a形成以朝向侧面3a与第二表面2a连接的边缘3b而电极3的膜厚变薄、且向第二表面2a侧凹陷的方式弯曲的弯曲部3a1。电极3的蚀刻存在各向同性蚀刻和各向异性蚀刻。只要能够形成作为目标的形状，则任何蚀刻方法都能够实施，但是为了制作更接近作为目标的形状的构造，期望使用各向同性蚀刻。另外，作为蚀刻方法存在干蚀刻和湿蚀刻，但是只要能够形成作为目标的电极3的形状，则任何方法都可以实施。此外，在湿蚀刻的情况下，关于用于蚀刻的药品的种类，只要能够形成作为目标的电极3的形状，则任何形成方法都能够实施。另外，在干蚀刻的情况下，关于在蚀刻中使用的原理、装置的种类，只要能够形成作为目标的电极3的形状，则任何形成方法都能够实施。参照图12，在使电极3的形状成形之后，去除电极3上的抗蚀剂4。去除方法例如存在湿蚀刻、干蚀刻，但是为了在维持所述工序中形成的电极3的形状的状态下去除抗蚀剂4，期望的是利用湿蚀刻来选择性地仅去除抗蚀剂4的方法。关于在湿蚀刻中使用的蚀刻液，只要能够在维持作为目标的电极3的形状的状态下去除抗蚀剂4，则任何蚀刻液都可以使用。接着说明本实施方式的作用效果。根据本实施方式的半导体装置，电极3的第二面3f的外周形成于比第一面3e的外周靠内侧的位置。因此，能够谋求降低容易成为绝缘膜的破坏的起点的边缘3b处的应力。另外，由于电极3与绝缘膜2以小的角度来连接，因此能够抑制绝缘膜2处的应力集中。因而，能够抑制因在绝缘膜2与电极3的界面产生的应力引起的绝缘膜2的破坏。另外，由于弯曲部3a1以向第二表面2a侧凹陷的方式弯曲，因此与例如电极3的侧面3a具有直线状的锥形形状的情况相比能够使弯曲部3a1处的膜厚变薄。因此，与电极3的侧面3a具有直线状的锥形形状的情况相比能够抑制绝缘膜2处的应力集中。另外，由于朝向边缘3b而电极3的膜厚变薄，因此在电极3的中心部3c能够确保电极3的膜厚。因此，能够确保电极3的引线接合性。另外，根据本实施方式的半导体装置，从自第二表面2a起的侧面3a的膜厚为中心部3c的膜厚的1/3的地点至边缘3b为止的沿着第二表面2a的方向上的距离是该地点处的侧面3a的膜厚的10倍以上的尺寸。由此，获得充分的应力缓和效果。另外，根据本实施方式的半导体装置，侧面3a构成为从第一面3e至第二面3f连续地弯曲。因此，在电极3的中心部3c确保电极3的膜厚，并且容易谋求降低边缘3b处的应力。根据本实施方式的半导体装置的制造方法，通过对电极3进行蚀刻，在电极3的侧面3a形成以朝向侧面3a与第二表面2a连接的边缘3b而电极3的膜厚变薄、且向第二表面2a侧凹陷的方式弯曲的弯曲部3a1。因此，不是利用掩模等而是能够通过蚀刻来形成弯曲部3a1。因而，不需要掩模的制作、维持。另外，能够仅通过蚀刻这样的简便的方法来制作电极3。因此，能够使工序变得简易。另外，能够缩短生产节拍时间。并且，能够降低制造成本。(实施方式2)下面，只要没有特别的说明，则对与上述的实施方式相同的结构附加相同的符号且不重复说明。此外，这一点在实施方式3中也同样。图13是表示实施方式2所涉及的半导体装置的形状的示意图。本发明的半导体装置具备半导体基板1、绝缘膜2以及二层构造的电极3。也就是说，电极3包括第一台阶部31和第二台阶部32。第一台阶部31设置于绝缘膜2的第二表面2a。第一台阶部31的侧面3a具有弯曲部3a1。第二台阶部32以在与绝缘膜2之间夹入第一台阶部31的方式层叠于第一台阶部31。从在第一台阶部31上层叠第二台阶部32的方向来看，第二台阶部32具有比第一台阶部31小的面积。具体地说，第二台阶部32是比第一台阶部31小一圈的形状。此外，半导体基板1、绝缘膜2、电极3各自能够以与实施方式1的半导体基板1、绝缘膜2、电极3分别相同的材料、种类、膜厚来形成。另外，第二台阶部32也可以具备与电极3同样的结构。另外，还能够在第一台阶部31与第二台阶部32之间以提高密合性等为目的将中间层成膜。在中间层的说明中，也可以具备与实施方式1的中间层同样的结构。第一台阶部31的膜厚优选为第二台阶部32的膜厚的1/2以下。此外，在第一台阶部31的膜厚为10μm以下的情况下，形成于第一台阶部31的终端部3d的倒角形状的尺寸可以是任何尺寸。在第一台阶部31的膜厚大于10μm的情况下，形成于第一台阶部31的终端部3d的倒角的形状也可以是与实施方式1同样的尺寸。接着，参照图14～图16来说明实施方式2所涉及的半导体装置的制造方法。图14～图16是用于说明实施方式2所涉及的半导体装置的电极3的第一台阶部31和第二台阶部32的制造方法的截面图。此外，为了便于说明，在图14～图16中比率等不同于图13。实施方式1的图6～图12所示的工序在实施方式2中也同样。实施方式2在实施方式1的图12所示的工序之后具备图14～图16所示的结构。因而，在实施方式2中，从图14所示的工序起进行说明。参照图14，在电极3上形成新的抗蚀剂5的图案。该抗蚀剂5的图案是以使在终端部3d形成有倒角形状的第一台阶部31的中央部分成为开口部4a、且覆盖包括倒角形状的外周部分的方式形成于第一台阶部31的上表面的平坦部分。此外，抗蚀剂5的种类能够使用实施方式1的任意抗蚀剂4。参照图15，在第一台阶部31上形成第二台阶部32。作为第二台阶部32的形成方法，也可以使用实施方式1的cvd法、pdv法中的任意方法。在用电解镀敷来形成第二台阶部32的情况下，为了更稳定且均匀地进行向被镀敷面的电荷供给，还能够在第一台阶部31上形成用于新形成第二台阶部32的晶种层。形成晶种层的方法也可以使用实施方式1的cvd法、pdv法中的任意方法，但是期望的是溅射成膜。在形成第二台阶部32时在第一台阶部31上形成有晶种层的情况下，为了使形成于第一台阶部31的终端部3d的倒角形状更明确，期望进行与晶种层膜厚相应的各向异性蚀刻。另外，根据需要还能够形成密合层。密合层的形成方法期望是溅射成膜。参照图16，在形成第二台阶部32之后，去除抗蚀剂5。接着，说明实施方式2的作用效果。根据本实施方式的半导体装置，第一台阶部31具有弯曲部3a1，因此弯曲部3a1的制作变得容易。也就是说，所需尺寸的倒角形状的制作变得容易。因而，能够使半导体装置的制作简便化。另外，根据本实施方式的半导体装置，第一台阶部31的膜厚为第二台阶部32的膜厚的1/2以下。因此，通过使具有弯曲部3a1的第一台阶部31的膜厚变薄，第一台阶部31的形成变得容易。也就是说，能够在通用性更高的条件下对第一台阶部31的弯曲部3a1进行各向同性蚀刻，应用范围变广。(实施方式3)图17是表示实施方式3所涉及的半导体装置的形状的示意图。本发明的半导体装置具备半导体基板1、绝缘膜2以及具有一体化的凸构造的电极3。半导体基板1、绝缘膜2、电极3能够以与实施方式1相同的材料、种类、膜厚来形成。另外，电极3的第一台阶部31与第二台阶部32的膜厚比、与其对应的倒角形状的尺寸能够设为与实施方式2相同。接着，参照图18～图23来说明实施方式3所涉及的半导体装置的制造方法。图18～图23是用于说明实施方式3所涉及的半导体装置的电极3的第一台阶部31和第二台阶部32的制造方法的截面图。此外，为了便于说明，在图18～图23中比率等不同于图17。实施方式1的图6～图9所示的工序在实施方式3中也同样。实施方式3的图18所示的工序对应于实施方式1的图9所示的工序。实施方式3在与实施方式1的图9对应的图18所示的工序之后具备图19～图23所示的结构。因而，在实施方式3中从图19所示的工序起进行说明。参照图19，电极3的外周部分通过蚀刻而形成为凸形状。由此制作电极3的阶梯构造。此时，只要能够制作作为目标的形状，则蚀刻方法可以是任何方法，但是为了得到目标的形状，期望进行各向异性蚀刻。参照图20，去除图19所示的抗蚀剂4的图案。之后，在电极3上新形成抗蚀剂5的图案。比电极3的大小小一圈地形成抗蚀剂5。此时的抗蚀剂5的尺寸被形成为比图19所示的初次形成的抗蚀剂4更广的范围，将通过各向异性蚀刻来使膜厚变薄的电极3外周部分的一部分也均匀地覆盖。参照图21和图22，通过进行各向同性蚀刻，在第一个台阶的电极3的侧面3a形成弯曲部3a1。参照图23，之后去除抗蚀剂5。由此，形成电极3的第一台阶部31和第二台阶部32。此外，在第二台阶部32的侧面3a不形成弯曲部3a1。接着，说明实施方式3的作用效果。根据本实施方式的半导体装置，形成一体化的凸形状的电极3。通过这样使电极3一体化，能够减小电极3的接合面。由此，能够减少破坏的起点，因此能够提高可靠性。(实施方式4)图24是表示实施方式4所涉及的半导体装置的形状的示意图。本发明的半导体装置具备半导体基板1、绝缘膜2以及具有二层以上的层构造的电极3。电极3是至少2台阶以上的台阶构造，是各台阶被分离的分体构造。也就是说，电极3至少包括第一台阶部31和第二台阶部32。第一台阶部31设置于绝缘膜2的第二表面2a。第一台阶部31的侧面3a不是必须具有弯曲部，也可以无倒角。第二台阶部32以在与绝缘膜2之间夹入第一台阶部31的方式层叠于第一台阶部31。从在第一台阶部31上层叠第二台阶部32的方向来看，第二台阶部32具有比第一台阶部31小的面积。具体地说，第二台阶部32是比第一台阶部31小一圈的形状。对于第三台阶部以上的第n台阶部中的形状无指定。半导体基板1、绝缘膜2、电极3能够以与实施方式1、2相同的材料、种类、膜厚来形成。第一台阶部31的膜厚优选为20μm以下。另外，第二台阶部32的侧面部3a2的下端3b2与第一台阶部31的上表面接触的地点期望从第一台阶部31的上表面的外周端离开100μm以上。接着，参照图25～图27来说明实施方式4所涉及的半导体装置的制造方法。图25～图27是用于说明实施方式4所涉及的半导体装置的电极3的第一台阶部31和第二台阶部32的制造方法的截面图。此外，为了便于说明，在图25～图27中比率等不同于图24。实施方式1的图6～图8所示的工序在实施方式4中也同样。实施方式4在实施方式1的图8所示的工序之后具备图25～图27所示的结构。因而，在实施方式4中，从图25所示的工序起进行说明。参照图25，在电极3上形成抗蚀剂4的图案。该抗蚀剂4的图案中是以使第一台阶部31的中央部分成为开口部4a且覆盖从第一台阶部31的上表面的外周端(图25中右端)起包括100μm以上的外周部分的方式形成。此外，抗蚀剂4的种类能够使用实施方式1的任意抗蚀剂4。参照图26，在第一台阶部31上形成第二台阶部32。第二台阶部32的形成方法能够应用实施方式1、2的形成方法。另外，根据需要还能够形成密合层。密合层的形成方法期望是溅射成膜。参照图27，在形成第二台阶部32之后，去除抗蚀剂4。在第三台阶部以上的情况下，也能够通过与图25～图27同样的方法来形成。接着，说明实施方式4的作用效果。根据本实施方式的半导体装置，从实验确认出：通过限定第一台阶部31的膜厚、第二台阶部32的形成区域，未必制作弯曲部3a1，而能够减轻施加到绝缘膜2的应力，能够抑制绝缘膜2的应力。具体地说，使用10mm×10mm的试样，为了简单化而将电极3的结构设为2台阶结构，将第一台阶部31的膜厚设为10μm，将第二台阶部32的膜厚设为20μm。另外，将第二台阶部32的侧面部3a2的下端3b2与第一台阶部31的上表面接触的地点设为与第一台阶部31的上表面的外周端相距100μm的地点。关于实验温度，从室温起在真空中在350℃下保持1个小时之后再次设为室温。作为热处理装置使用真空热处理炉。其结果获知，在第一台阶部31的端部(边缘)3b正下方的绝缘膜2中未出现裂纹，具有施加到第一台阶部31的端部(边缘)3b正下方的绝缘膜2的应力的降低效果。也就是说，获知：通过使用实施方式4的构造，未必需要形成倒角形状，而获得与形成倒角形状时同样的效果。由于不需要设置倒角，因此能够通过通用性更高的方法来形成，应用范围变广。(实施方式5)图28是表示实施方式5所涉及的半导体装置的形状的示意图。本发明的半导体装置具备半导体基板1、绝缘膜2以及具有一体化的凸构造的电极3。电极3是至少2台阶以上的台阶构造，是各台阶连续的一体构造。半导体基板1、绝缘膜2、电极3能够以与实施方式1相同的材料、种类、膜厚来形成。在第一台阶部侧面不需要形成有倒角。另外，电极3的第一台阶部31与第二台阶部32的膜厚比、与其对应的第一台阶部表面与第二台阶部端部的连接位置的尺寸能够设为与实施方式4相同。接着，参照图29来说明实施方式5所涉及的半导体装置的制造方法。图29是用于说明实施方式5所涉及的半导体装置的电极3的第一台阶部31和第二台阶部32的制造方法的截面图。此外，为了便于说明，在图29中比率等不同于图28。实施方式1的图6～图8所示的工序在实施方式5中也同样。接着与实施方式1的图9所示的工序对应的实施方式3的图18所示的工序进行的、实施方式3的图19所示的工序在实施方式5中也同样。实施方式5在实施方式3的图19所示的工序之后具备图29所示的结构。因而，在实施方式5中仅说明图29所示的工序。参照图29，去除图19所示的抗蚀剂4的图案。接着，说明实施方式4的作用效果。根据本实施方式的半导体装置，形成一体化的凸形状的电极3。通过这样使电极3一体化，能够减小电极3的接合面。由此，能够减少破坏的起点，因此能够提高可靠性。应认为本次公开的实施方式在所有方面均是例示的而不是限制性的。本发明的范围不是由上述的说明而是由权利要求书来表示，意图包括与权利要求书均等的含义和范围内的所有变更。当前第1页12