形成集成电路的方法与流程

本揭示实施例是有关一种形成集成电路的导电网格的方法。

背景技术：

由半导体芯片中的各种主动半导体装置使用的电流透过半导体芯片的一组电互连件或电力网格分配。因此，电力网格是半导体芯片中的电力输送结构。电力网格可横跨不同导电层级散布且一般可使用不同层级处的导线、路径、途径及/或不同交叉层级处的通路来将电力或电流提供到各种半导体装置。当前面临进一步改进电压(ir)降的性能、电子迁移(em)性能及半导体芯片的电力网格的路由资源的挑战。

技术实现要素：

根据本揭示的一实施例，一种形成集成电路的方法包括：在半导体衬底上形成导电网格，其中所述导电网格具有沿第一方向布置于第一导电层上的多个连续导线及沿第二方向布置于第二导电层上的多个非连续导线；根据指派给多个第一导线的第一掩模层而从所述多个非连续导线选择所述多个第一导线；根据指派给多个第二导线的第二掩模层而从所述多个非连续导线选择所述多个第二导线，其中所述第二掩模层不同于所述第一掩模层，且所述多个第二导线经由所述多个连续导线电连接到所述多个第一导线；及当所述多个第一导线具有切割金属图案且所述多个第二导线不具有所述切割金属图案时，由多个第三导线分别替换所述多个第二导线，其中将所述多个第三导线指派给所述第一掩模层。

根据本揭示的一实施例，一种形成集成电路的方法包括：在半导体衬底上形成导电网格，其中所述导电网格具有沿第一方向布置于第一导电层上的多个连续导线及沿第二方向布置于第二导电层上的多个非连续导线；从所述多个非连续导线选择多个第一导线；从所述多个非连续导线选择多个第二导线；及当将所述多个第一导线及所述多个第二导线指派给第一掩模时，由多个第三导线分别替换所述多个第二导线，其中将所述多个第三导线指派给不同于所述第一掩模层的第二掩模。

根据本揭示的一实施例，一种系统包括至少一处理器，其经配置以执行程序指令，所述程序指令将所述至少一处理器配置为执行包括以下各者的操作的处理工具：通过所述处理工具在半导体衬底上形成导电网格，其中所述导电网格具有沿第一方向布置于第一导电层上的多个连续导线及沿第二方向布置于第二导电层上的多个非连续导线；通过所述处理工具从所述多个非连续导线选择第一导线及第二导线，其中所述第一导线与所述第二导线之间的间隔具有第一宽度；通过所述处理工具从所述多个非连续导线选择第三导线及第四导线，其中所述第三导线与所述第四导线之间的间隔具有第二宽度；及通过所述处理工具使所述第三导线及所述第四导线分别由第五导线及第六导线替换，其中所述第五导线与所述第六导线之间的间隔具有所述第一宽度，且所述第二宽度大于所述第一宽度。

附图说明

从结合附图来阅读的[实施方式]最优选理解本揭示实施例的方面。应注意，根据业界标准做法，各个构件未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种构件的尺寸。

图1是绘示根据一些实施例的集成电路的电力网格的横截面图。

图2是绘示根据一些实施例的集成电路的电力网格的俯视图。

图3是绘示电力网格的相关技术的俯视图。

图4是绘示根据一些实施例的形成集成电路的电力网格的方法的流程图。

图5是绘示根据一些实施例的电力网格布局设计的图式。

图6是绘示根据一些实施例的电力网格布局设计的图式。

图7是绘示根据一些实施例的形成集成电路的电力网格的方法的流程图。

图8a是绘示根据一些实施例的图5的电力网格布局设计的布局部分的图式。

图8b是绘示根据一些实施例的图6的电力网格布局设计的布局部分的图式。

图9a是绘示根据一些实施例的图5的电力网格布局设计的布局部分的图式。

图9b是绘示根据一些实施例的图6的电力网格布局设计的布局部分的图式。

图10是根据一些实施例的用于实施方法以产生电力网格布局设计的硬件系统的图式。

图11是根据一些实施例的用于制造电力网格的系统的图式。

图12是根据一些实施例的集成电路芯片的芯片设计流程及芯片制造流程的流程图。

具体实施方式

以下揭示提供用于实施所提供主题的不同特征的诸多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭示实施例。当然，此些仅为实例且不意在限制。例如，在以下描述中，使第一构件形成于第二构件上方或形成于第二构件上可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间，使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭示实施例可在各种实例中重复元件符号及/或字母。此重复是为了简化及清楚，且其本身不指示所讨论的各种实施例及/或配置之间的关系。

下文将详细讨论本揭示的实施例。然而，应了解，本揭示实施例提供可体现于各种特定内文中的诸多适用发明概念。所讨论的特定实施例仅供说明且不限制本揭示实施例的范围。

此外，为便于描述，空间相对术语(例如“底下”、“下方”、“下”、“上方”、“上”、“左”、“右”及其类似者)可在本文中用于描述元件或构件与另一(些)元件或构件的关系，如图中所绘示。除图中所描绘的定向之外，空间相对术语还打算涵盖装置在使用或操作中的不同定向。可依其它方式定向设备(旋转90度或依其它定向)，且也可因此解译本文中所使用的空间相对描述词。应了解，当元件被认为是“连接到”或“耦合到”另一元件时，其可直接连接或耦合到所述另一元件，或可存在介入元件。

虽然阐述本揭示实施例的广泛范围的数值范围及参数是近似值，但要尽可能精确地报告特定实例中所阐述的数值。然而，任何数值固有地含有由出现于各自测试测量中的标准差必然所致的特定误差。此外，如本文中所使用，术语“约”一般意指在给定值或范围的10％、5％、1％或0.5％内。替代地，如一般技术者所考量，术语“约”意指在平均数的可接受标准误差内。除在操作/工作实例之外，或除非另外明确规定，否则本文中所揭示的全部数值范围、数量、值及百分比(例如材料量、持续时间、温度、操作条件、数量比及其类似者的数值范围、数量、值及百分比)应被理解为在全部例项中由术语“约”修饰。因此，除非有相反指示，否则本揭示实施例及随附权利要求书中所阐述的数值参数是可根据期望变动的近似值。至少，应至少鉴于所报告的有效数字的数目且通过应用一般舍入技术来解释各数值参数。本文中可将范围表示为从一端点到另一端点或介于两个端点之间。除非另有说明，否则本文中所揭示的全部范围包含端点。

图1是绘示根据一些实施例的集成电路102的电力网格100的横截面图。电力网格100是经布置以将电力从电源输送到集成电路102中的多个半导体单元(例如104及106)的导电网格。电力网格100也经布置以将多个半导体单元104及106导通到接地电压。电力网格100可形成于集成电路102的后段工艺(beol)上。根据一些实施例，电力网格100可包括形成于金属层m0、m1、m2、m3中的金属线及形成于金属层m0与m1之间、金属层m1与m2之间及金属层m2与m3之间的通路结构。应注意，金属层的数目仅为实施例的实例，且此并非实施例的限制。另外，电力网格100的金属线及通路结构可由各种导电材料组成。例如，导电材料可选自由以下组成的群组：钨(w)、铝(al)、铜(cu)、银(ag)、金(au)、钛(ti)、钽(ta)、钌(ru)、氮化钛(tin)、氮化钽(tan)、氮化钌(run)及氮化钨(wn)及其合金。使金属层m0、m1、m2、m3分离的中间层由绝缘材料组成。例如，绝缘材料可为介电材料。

图2是绘示根据一些实施例的集成电路202的电力网格200的俯视图。电力网格200包括金属层m3中的多个垂直金属线204a、204b、204c、204d、204e、204f，及金属层m2中的多个水平金属线206a、206b、206c、206d、206e、206f、206g、206h、206i。另外，电力网格200进一步包括用于连接金属层m3及m2中的对应金属线的多个通路结构208a、208b、208c、208d、208e、208f、208g、208h、208i。明确来说，通路结构208a经布置以连接金属线204a及206a。通路结构208b经布置以连接金属线204d及206b。通路结构208c经布置以连接金属线204e及206c。通路结构208d经布置以连接金属线204b及206d。通路结构208e经布置以连接金属线204c及206e。通路结构208f经布置以连接金属线204f及206f。通路结构208g经布置以连接金属线204a及206g。通路结构208h经布置以连接金属线204d及206h。通路结构208i经布置以连接金属线204e及206i。应注意，图2仅标出金属层m3及m2中的金属线及连接金属层m3及m2中的金属线的通路结构，且为简洁起见，未标记金属层m1及m0中的金属线。

根据一些实施例，多个垂直金属线204a、204b、204c、204d、204e及204f是安置于图2的垂直方向上的连续金属线，且多个水平金属线206a、206b、206c、206d、206e、206f、206g、206h及206i是安置于图2的水平方向上的非连续金属线。例如，多个垂直金属线204a、204b、204c、204d、204e及204f是从电力网格200的上界214延伸到下界216的连续金属线。多个水平金属线206a、206b及206c以及金属线206d、206e、206f及金属线206g、206h、206i经布置以从电力网格200的左侧非连续地延伸到右侧。应注意，在图2中，垂直方向正交于水平方向。

根据一些实施例，多个垂直金属线204a、204d及204e电连接到供应电压或电源且多个垂直金属线204b、204c及204f电连接到接地电压。垂直金属线204a及204b是相邻金属线。垂直金属线204c及204d是相邻金属线。金属线204e及204f是相邻金属线。两个相邻金属线之间的间隔宽度s1大于相邻金属线之间的间隔宽度s2。因此，电力网格200可为非均匀电力网格结构。

根据一些实施例，金属线206a、206b、206c、206g、206h及206i经布置以具有相同长度l1，且金属线206d、206e及206f经布置以具有相同长度l2。长度l2大于长度l1。

另外，选自金属线206a、206b、206c、206g、206h及206i的两个相邻金属线之间的水平间隔(例如金属线206b与206c之间的间隔)具有宽度s3。选自金属线206d、206e及206f的两个相邻金属线之间的水平间隔(例如金属线206e与206f之间的间隔)具有宽度s4。宽度s3大于宽度s4。根据一些实施例，具有宽度s3的间隔足够宽以使金属线或信号路线通过。例如，信号路线210经布置以通过金属线206a与206b之间的间隔，且信号路线212经布置以通过金属线206b与206c之间的间隔。另外，信号路线(图中未展示)可经布置以通过金属线206g与206h之间的间隔，且信号路线(图中未展示)可经布置以通过金属线206h与206i之间的间隔。应注意，信号路线(例如210)形成于金属层m0中且可透过导电通路电连接到其它金属层。另一方面，具有宽度s4的间隔太窄以致无法使金属线或信号路线通过。因此，无信号路线通过金属线206d与206e之间的间隔及金属线204e与204f之间的间隔。

图3是绘示电力网格300的相关技术的俯视图。电力网格300是电力网格200的对应物。为简洁起见，电力网格300中的一些元件符号类似于电力网格200中的元件符号。电力网格300的具有与电力网格200的元件符号相同的元件符号的元件也具有类似特性。在电力网格300中，金属线306a、306b及306c的长度(即，l2)分别类似于金属线206d、206e及206f的长度(即，l2)。因此，金属线306a与306b之间的间隔(即，s4)类似于金属线206d与206e之间的间隔(即，s4)，且金属线306b与306c之间的间隔(即，s4)类似于金属线206e与206f之间的间隔(即，s4)。如上文所提及，具有s4的间隔太窄以致无法使金属线或信号路线通过。因此，无信号路线通过金属线306a与306b之间的间隔及金属线306b与306c之间的间隔。

因此，与电力网格300相比，本电力网格200对集成电路102的beol上的信号净路由提供额外间隔(例如金属线206a与206b之间的间隔及金属线206b与206c之间的间隔)。因此，与电力网格300相比，电力网格200的路线资源是增加的。

图4是绘示根据一些实施例的形成集成电路的电力网格(例如200)的方法400的流程图。方法400经布置以对电力网格布局设计执行。方法400包括操作402到406。

在操作402中，提供电力网格布局设计500。图5是绘示根据一些实施例的电力网格布局设计500的图式。电力网格布局设计500可由布局产生软件产生。电力网格布局设计500可由处理器处理且显示于显示工具上。根据一些实施例，电力网格布局设计500包括金属层m3中的多个垂直金属线504a、504b、504c、504d、504e、504f，及金属层m2中的多个水平金属线506a、506b、506c、506d、506e、506f、506g、506h、506i。另外，电力网格布局设计500进一步包括用于连接金属层m3及m2中的对应金属线的多个通路结构508a、508b、508c、508d、508e、508f、508g、508h、508i。

通路结构508a经布置以连接金属线504a及506a。通路结构508b经布置以连接金属线504d及506b。通路结构508c经布置以连接金属线504e及506c。通路结构508d经布置以连接金属线504b及506d。通路结构508e经布置以连接金属线504c及506e。通路结构508f经布置以连接金属线504f及506f。通路结构508g经布置以连接金属线504a及506g。通路结构508h经布置以连接金属线504d及506h。通路结构508i经布置以连接金属线504e及506i。

根据一些实施例，尽管水平金属线506a、506b、506c、506d、506e、506f、506g、506h、506i形成于相同金属层(即，金属层m2)中，但在工艺期间，金属线506a、506b、506c、506d、506e、506f被指派给第一掩模层或由第一掩模层遮蔽且金属线506g、506h、506i被指派给第二掩模层。第二掩模层不同于第一掩模层。第一掩模层不具有切割金属的功能，而第二掩模层具有切割金属的功能。切割金属的功能可由切割金属图案实施。切割金属图案是用于在切割金属图案与金属线的一部分重叠时去除所述金属线的所述部分的层。

另外，当金属线506a、506b、506c、506d、506e、506f由第一掩模层指派时，金属线506a、506b、506c、506d、506e、506f由第一色彩(例如红色)显示于显示工具上。当金属线506g、506h、506i由第二掩模层指派时，金属线506g、506h、506i由不同于第一色彩的第二色彩(例如粉红色)显示于显示工具上。

根据一些实施例，电力网格布局设计500进一步包括多个切割金属图案510a、510b、510c、510d、510e及510f。切割金属图案510a及510b安置于金属线506g的第一端及第二端上。切割金属图案510c及510d安置于金属线506h的第一端及第二端上。切割金属图案510e及510f安置于金属线506i的第一端及第二端上。无切割金属图案安置于金属线506a、506b、506c、506d、506e、506f上。由于金属线506g、506h及506i的各者的一部分由对应切割金属图案去除，所以如果制造电力网格布局设计500(例如图3中所展示的电力网格300)，那么切割金属图案506a、506b、506c、506d、506e及506f的各者的长度l2大于金属线506g、506h及506i的各者的长度l1。

在电力网格布局设计500中，金属线506a与506b之间的间隔及金属线506b与506c之间的间隔是s4，其小于金属线506g与506h之间的间隔(即，s3)及金属线506h与506i之间的间隔。因此，无信号路线通过金属线506a与506b之间的间隔及金属线506b与506c之间的间隔。

应注意，图5仅标出金属层m3及m2中的金属线及使金属层m3及m2中的金属线互连的通路结构，且为简洁起见，未标记金属层m1及m0中的金属线。

在操作404中，选择指派给第二掩模层的金属线506g、506h及506i及指派给第一掩模层的金属线506a、506b及506c。

在操作406中，由第二掩模层替换金属线506a、506b及506c的第一掩模层或将金属线506a、506b及506c的第一掩模层改变成第二掩模层。图6是绘示根据一些实施例的电力网格布局设计600的图式。如图6中所展示，当由第二掩模层替换金属线506a、506b及506c时，将多个切割金属图案602a、602b、602c、602d、602e及602f安置于金属线506a、506b及506c的第一端及第二端上。为简洁起见，在图6中将金属线506a、506b及506c分别重新编号为604a、604b及606c。当将切割金属图案602a、602b、602c、602d、602e及602f分别安置于金属线604a、604b及604c的第一端及第二端上时，金属线604a、604b及604c的各者的长度可从l2减小到l1，其类似于金属线506g、506h及506i的长度。因此，在电力网格布局设计600中，金属线604a与604b之间的间隔及金属线604b与604c之间的间隔是s3，其类似于金属线506g与506h之间的间隔(即，s3)及金属线506h与506i之间的间隔。因此，信号路线可通过金属线604a与604b之间的间隔及金属线604b与604c之间的间隔。

因此，当将金属线604a、604b及604c指派给第二掩模层时，金属线604a、604b及604c由第二色彩(例如粉红色)显示于显示工具上。

图7是绘示根据一些实施例的形成集成电路的电力网格(例如200)的方法700的流程图。方法700经布置以对电力网格布局设计500执行。方法700包括操作702到706。为简洁起见，通过使用以上图5及图6来描述方法700的操作。

在操作702中，提供电力网格布局设计500。由于以上段落已描述电力网格布局设计500，所以为简洁起见，此处省略详细描述。

在操作704中，选择指派给第一掩模层的金属线506a、506b及506c、506d、506e及506f。

在操作706中，由第二掩模层替换金属线506a、506b及506c的第一掩模层或将金属线506a、506b及506c的第一掩模层改变成第二掩模层，如图6中所展示。如图6中所展示，将金属线506a、506b及506c分别重新编号为604a、604b及606c。当将切割金属图案602a、602b、602c、602d、602e及602f分别安置于金属线604a、604b及604c的第一端及第二端上时，金属线604a、604b及604c的各者的长度可从l2减小到l1，其类似于金属线506g、506h及506i的长度。因此，在电力网格布局设计600中，金属线604a与604b之间的间隔及金属线604b与604c之间的间隔是s3，其类似于金属线506g与506h之间的间隔(即，s3)及金属线506h与506i之间的间隔。因此，信号路线可通过金属线604a与604b之间的间隔及金属线604b与604c之间的间隔。

根据一些实施例，当将金属线506a、506b及506c从第一掩模层改变成第二掩模层时，金属线604a、604b及604c的位置可不是分别相同于金属线506a、506b及506c的位置。换句话说，金属线604a、604b及604c的位置可分别从金属线506a、506b及506c的原始位置偏离。然而，此偏离不会影响电力网格布局设计600的预定功能。

图8a是绘示根据一些实施例的电力网格布局设计500的布局部分512的图式。图8b是绘示根据一些实施例的电力网格布局设计600的布局部分612的图式。为了比较，布局部分612的位置对应于布局部分512的位置。在布局部分512及布局部分612中，位点列802形成于金属线804上，其中金属线804形成于金属层m1中。应注意，金属线506c及金属线604c形成于金属层m2中。再者，位点列是其中两个或更多个标准单元垂直邻接的线。切割金属图案806安置于金属线804的一端上，且另一切割金属图案808安置于金属线804的另一端上。

另外，在布局部分512及布局部分612中，存在平行于位点列802的三个虚线810、812及814。虚线810略高于位点列802。例如，虚线810可从位点列802偏移+20nm。虚线810或814是用于通过使用第一掩模层来形成金属线506c的位置。虚线812是用于通过使用第二掩模层来形成金属线604c的位置。根据一些实施例，指派给第一掩模层的金属线506c形成于虚线810上。当将金属线506c重新指派给第二掩模层时，经重新指派金属线604c的位置改变成虚线812，如图8b中所展示。应注意，只要金属线604c定位于虚线810与814之间的区域中，那么金属线604c可电连接到形成于金属层m0(其安置于金属层m1下方)中的金属线以将电力从电源输送到集成电路中的对应半导体单元。

图9a是绘示根据一些实施例的电力网格布局设计500的布局部分512的图式。图9b是绘示根据一些实施例的电力网格布局设计600的布局部分612的图式。类似于图8a及图8b，布局部分612的位置对应于布局部分512的位置。在布局部分512及布局部分612中，位点列802形成于金属线804上，其中金属线804形成于金属层m1中。应注意，金属线506c及金属线604c形成于金属层m2中。切割金属图案806安置于金属线804的一端上，且另一切割金属图案808安置于金属线804的另一端上。

与图8a及图8b相比，虚线910、912及914的位置不同于虚线810、812及814。在图9a及图9b中，虚线914略低于位点列802。例如，虚线914可从位点列802偏移-20nm。虚线910或914是用于通过使用第一掩模层来形成金属线506c的位置。虚线912是用于通过使用第二掩模层来形成金属线604c的位置。根据一些实施例，指派给第一掩模层的金属线506c形成于虚线914上。当将金属线506c重新指派给第二掩模层时，将经重新指派的金属线604c的位置改变成虚线912，如图9b中所展示。应注意，只要金属线604c定位于虚线910与914之间的区域中，那么金属线604c可电连接到形成于金属层m0(其安置于金属层m1下方)中的金属线，以将电力从电源输送到集成电路中的对应半导体单元。

图10是根据一些实施例的用于实施方法400以产生电力网格布局设计600的硬件系统1000的图式。系统1000包含至少一处理器1002、网络接口1004、输入及输出(i/o)装置1006、存储装置1008、存储器1012及总线1010。总线1010将网络接口1004、i/o装置1006、存储装置1008及存储器1212耦合到处理器1002。

在一些实施例中，存储器1012包括随机存取存储器(ram)及/或其它易失性存储装置及/或只读存储器(rom)及/或其它非易失性存储装置。存储器1012包含核心1016及用户空间1014，其经配置以存储由处理器1002执行的程序指令及由程序指令存取的数据。

在一些实施例中，网络接口1004经配置以存取程序指令及由存储于远程的程序指令透过网络存取的数据。i/o装置1006包含经配置以使用户能够与系统1000交互的输入装置及输出装置。输入装置包括(例如)键盘、鼠标等等。输出装置包括(例如)显示器、打印机等等。存储装置1008经配置以存储程序指令及由程序指令存取的数据。存储装置1008包括(例如)磁盘及光盘。

在一些实施例中，当执行程序指令时，处理器1002经配置以执行参考图4(或图7)所描述的方法400(或700)的操作。

在一些实施例中，程序指令存储于例如一或多个光盘、硬盘及非易失性存储器装置的非暂时性计算机可读记录媒体中。

图11是根据一些实施例的用于制造电力网格300的系统1100的图式。系统1100包括运算系统1102及制造工具1104。运算系统1102经布置以执行方法400(或700)的操作以产生电力网格布局设计600。运算系统1102可为上述系统1000。制造工具1104可为用于制造集成电路的丛集工具。丛集工具可为多反应室型复合设备，其包含：多面体转移室，其具有插入其中心处的晶片处置机器人；多个处理室，其定位于所述多面体转移室的各壁面处；及装载室，其安装于所述转移室的不同壁面处。在制造阶段中，将至少一光罩(例如)用于图案化操作以在晶片上形成ic的构件，例如晶体管的栅极线、晶体管的源极或漏极区域、用于互连的金属线及用于互连的通路。

图12是根据一些实施例的集成电路(ic)芯片的芯片设计流程1202及芯片制造流程1204的流程图。芯片设计流程1202将ic芯片设计从高阶规格实施成(例如)其功能、性能及功率已被验证且经成品出厂验证以产生掩模的物理布局。一或多个电子设计自动化(eda)工具经布置以实施芯片设计流程1202的流程中的一或多个阶段或操作。芯片制造流程1204使用掩模来制造ic芯片。

在一些实施例中，芯片设计流程1202包含系统设计阶段1202a、逻辑设计阶段1202b、逻辑合成阶段1202c、物理实施1202d、寄生提取阶段1202e及物理验证及电子签核阶段1202f、及成品出厂验证阶段1202g。

在系统设计阶段1202a中，设计者就分别提供特定功能的较大模块进行ic芯片描述。此外，研究选项包含：执行设计架构以考量(例如)优化设计规格及成本的权衡。

在逻辑设计阶段1202b中，使用vhdl或verilog将ic芯片的模块描述于寄存器转移层级(rtl)处且验证其功能准确度。

在逻辑合成阶段1202c中，将rtl中所描述的ic芯片的模块翻译成门层级接线对照表。此阶段中还发生从单元设计流程100到所产生的标准单元库中的可用单元的逻辑门及寄存器的技术映射。

在物理实施阶段1202d中，将门层级接线对照表分割成块且针对设计布局产生块的平面设计。将块中的逻辑门及寄存器的映射单元放置于设计布局中的特定位置处。产生连接放置单元的路由器路由的互连件。在一些实施例中，在放置及路由期间，优化总线长、布线拥塞及/或时序。使用组合单元促进此优化。

在寄生提取阶段1202e中，从设计布局提取物理接线对照表。物理接线对照表包含例如由互连件将寄生电阻器及电容器引入到单元的寄生现象。

在物理验证及电子签核阶段1202f中，对物理接线对照表执行时序分析及路由后优化以确保时序收敛。检查设计布局以确保清除(例如)设计规则检查(drc)问题、电路布局验证(lvs)问题及电气规则检查(erc)问题。可执行增量固定以达成ic设计的电子签核。

在成品出厂验证阶段1202g中，检查设计布局以确保清除(例如)光刻问题且使用(例如)光学近接校正(opc)技术来修改设计布局。针对最后设计布局中的各层，产生(例如)用于制造ic芯片的对应光罩。根据一些实施例，在此阶段中制造操作406中所提及的第一掩模层及第二掩模层。第一掩模层经布置以具有对应于金属线506d、506e及506f的图案。第二掩模层经布置以具有对应于金属线604a、604b、604c、506g、506h及506i的图案。

在一些实施例中，芯片制造流程1204包含制造阶段1204a及封装及测试阶段1204b。

在制造阶段1204a中，将(若干)光罩用于(例如)图案化操作以在晶片上形成ic的构件，例如晶体管的栅极线、晶体管的源极或漏极区域、用于互连的金属线及用于互连的通路。根据一些实施例，第一掩模层经布置以形成金属线506d、506e及506f。第二掩模层经布置以形成金属线604a、604b、604c、506g、506h及506i。

在封装及组装阶段1204b中，将晶片上的ic切割成ic芯片且在考量(例如)免受机械损害、冷却、电磁干扰及免受静电放电的情况下封装ic。ic芯片可组装有其它供使用组件。

图12中的芯片设计流程1202及芯片制造流程1204是示范性的。所展示的阶段之前、所展示的阶段之间或所展示的阶段之后的阶段或额外阶段或操作中的其它阶段序列或操作序列是在本揭示实施例的应用范围内。

简单来说，通过使用所提出的方法来减小集成电路中的电力网格中的一些水平金属线的长度。因此，减小电力网格的大小。再者，电力网格也对集成电路的beol上的信号净路由提供额外空间。

根据一些实施例，提供一种形成集成电路的方法。所述方法包括：在半导体衬底上形成导电网格，其中所述导电网格具有沿第一方向布置于第一导电层上的多个连续导线及沿第二方向布置于第二导电层上的多个非连续导线；根据指派给多个第一导线的第一掩模层而从所述多个非连续导线选择所述多个第一导线；根据指派给多个第二导线的第二掩模层而从所述多个非连续导线选择所述多个第二导线，其中所述第二掩模层不同于所述第一掩模层，且所述多个第二导线经由所述多个连续导线电连接到所述多个第一导线；及当所述多个第一导线具有切割金属图案且所述多个第二导线不具有所述切割金属图案时，由多个第三导线分别替换所述多个第二导线，其中将所述多个第三导线指派给所述第一掩模层。

根据一些实施例，提供一种形成集成电路的方法。所述方法包括：在半导体衬底上形成导电网格，其中所述导电网格具有沿第一方向布置于第一导电层上的多个连续导线及沿第二方向布置于第二导电层上的多个非连续导线；从所述多个非连续导线选择多个第一导线；从所述多个非连续导线选择多个第二导线；及当将所述多个第一导线及所述多个第二导线指派给第一掩模时，由多个第三导线分别替换所述多个第二导线，其中将所述多个第三导线指派给不同于所述第一掩模层的第二掩模。

根据一些实施例，提供一种系统。至少一处理器经配置以执行程序指令，所述程序指令将所述至少一处理器配置为执行包括以下各者的操作的处理工具：通过所述处理工具在半导体衬底上形成导电网格，其中所述导电网格具有沿第一方向布置于第一导电层上的多个连续导线及沿第二方向布置于第二导电层上的多个非连续导线；通过所述处理工具从所述多个非连续导线选择第一导线及第二导线，其中所述第一导线与所述第二导线之间的间隔具有第一宽度；通过所述处理工具从所述多个非连续导线选择第三导线及第四导线，其中所述第三导线与所述第四导线之间的间隔具有第二宽度；及通过所述处理工具使所述第三导线及所述第四导线分别由第五导线及第六导线替换，其中所述第五导线与所述第六导线之间的间隔具有所述第一宽度，且所述第二宽度大于所述第一宽度。

前文已概述若干实施例的特征，使得所属领域的技术人员可更好地理解本揭示实施例的方面。所属领域的技术人员应了解，其可易于将本揭示实施例用作用于设计或修改用于实施相同目的及/或达成本文中所引入的实施例的相同优点的其它程序及结构的基础。所属领域的技术人员还应认知，此些等效构建不应背离本揭示实施例的精神及范围，且其可在不背离本揭示实施例的精神及范围的情况下对本文作出各种改变、替代及更改。

符号说明

100电力网格

102集成电路

104半导体单元

106半导体单元

200电力网格

202集成电路

204a垂直金属线

204b垂直金属线

204c垂直金属线

204d垂直金属线

204e垂直金属线

204f垂直金属线

206a水平金属线

206b水平金属线

206c水平金属线

206d水平金属线

206e水平金属线

206f水平金属线

206g水平金属线

206h水平金属线

206i水平金属线

208a通路结构

208b通路结构

208c通路结构

208d通路结构

208e通路结构

208f通路结构

208g通路结构

208h通路结构

208i通路结构

210信号路线

212信号路线

214上界

216下界

300电力网格

306a金属线

306b金属线

306c金属线

400方法

402操作

404操作

406操作

500电力网格布局设计

504a垂直金属线

504b垂直金属线

504c垂直金属线

504d垂直金属线

504e垂直金属线

504f垂直金属线

506a水平金属线

506b水平金属线

506c水平金属线

506d水平金属线

506e水平金属线

506f水平金属线

506g水平金属线

506h水平金属线

506i水平金属线

508a通路结构

508b通路结构

508c通路结构

508d通路结构

508e通路结构

508f通路结构

508g通路结构

508h通路结构

508i通路结构

510a切割金属图案

510b切割金属图案

510c切割金属图案

510d切割金属图案

510e切割金属图案

510f切割金属图案

512布局部分

600电力网格布局设计

602a切割金属图案

602b切割金属图案

602c切割金属图案

602d切割金属图案

602e切割金属图案

602f切割金属图案

604a金属线

604b金属线

604c金属线

612布局部分

700方法

702操作

704操作

706操作

802位点列

804金属线

806切割金属图案

808切割金属图案

810虚线

812虚线

814虚线

910虚线

912虚线

914虚线

1000硬件系统

1002处理器

1004网络接口

1006输入及输出(i/o)装置

1008存储装置

1010总线

1012存储器

1014用户空间

1016核心

1100系统

1102运算系统

1104制造工具

1202芯片设计流程

1202a系统设计阶段

1202b逻辑设计阶段

1202c逻辑合成阶段

1202d物理实施阶段

1202e寄生提取阶段

1202f物理验证及电子签核阶段

1202g成品出厂验证阶段

1204芯片制造流程

1204a制造阶段

1204b封装及测试阶段/封装及组装阶段

l1长度

l2长度

m0金属层

m1金属层

m2金属层

m3金属层

s1宽度

s2宽度

s3宽度

s4宽度