1.一种半导体存储器件，包括：
堆叠结构，包括交替地堆叠在基板上的多个电极和多个绝缘层；和
垂直沟道结构，穿透所述堆叠结构，
其中所述垂直沟道结构包括半导体图案和在所述半导体图案与所述多个电极之间的垂直绝缘层，
其中所述垂直绝缘层包括电荷存储层、填充绝缘层和隧道绝缘层，
其中所述垂直绝缘层具有在所述半导体图案与所述多个电极中的每个之间的单元区域以及在所述半导体图案与所述多个绝缘层中的每个之间的单元分隔区域，
其中所述电荷存储层在所述单元区域中包括第一部分和其余部分，所述单元区域的所述电荷存储层的所述第一部分与所述隧道绝缘层物理接触，以及
其中所述填充绝缘层在所述半导体图案和所述单元区域的所述电荷存储层的所述其余部分之间。
2.根据权利要求1所述的半导体存储器件，其中
所述单元区域的底表面和与所述单元区域相邻的所述电极的底表面处于相同的水平，并且
所述单元区域的顶表面和与所述单元区域相邻的所述电极的顶表面处于相同的水平。
3.根据权利要求1所述的半导体存储器件，其中所述单元区域的所述电荷存储层的所述其余部分隔着所述填充绝缘层而与所述隧道绝缘层间隔开。
4.根据权利要求1所述的半导体存储器件，其中所述隧道绝缘层在所述电荷存储层与所述半导体图案之间。
5.根据权利要求1所述的半导体存储器件，其中所述单元分隔区域的所述填充绝缘层在所述电荷存储层与所述隧道绝缘层之间。
6.根据权利要求1所述的半导体存储器件，其中所述多个电极中的每个包括突出部分，所述突出部分突出得比所述单元分隔区域的所述电荷存储层的外侧壁更靠近所述半导体图案。
7.根据权利要求6所述的半导体存储器件，其中所述突出部分具有弯曲表面。
8.根据权利要求6所述的半导体存储器件，其中多个所述突出部分中的每个的最大厚度分别小于所述多个电极中的每个的最大厚度。
9.根据权利要求1所述的半导体存储器件，其中
所述单元区域的所述填充绝缘层在平行于所述基板的第一方向上具有第一厚度，并且
所述单元分隔区域的所述填充绝缘层在所述第一方向上具有第二厚度，所述第二厚度大于所述第一厚度。
10.根据权利要求1所述的半导体存储器件，其中所述电荷存储层在所述多个电极中的在与所述基板垂直的方向上彼此相邻的成对电极之间具有非线性的形状。
11.一种半导体存储器件，包括：
堆叠结构，包括交替地堆叠在基板上的多个电极和多个绝缘层；和
垂直沟道结构，穿透所述堆叠结构，
其中所述垂直沟道结构包括半导体图案和在所述半导体图案与所述多个电极之间的垂直绝缘层，
其中所述垂直绝缘层包括电荷存储层、填充绝缘层和隧道绝缘层，
其中所述填充绝缘层和所述隧道绝缘层在所述电荷存储层与所述半导体图案之间，
其中所述垂直绝缘层具有在所述半导体图案与所述多个电极中的每个之间的单元区域以及在所述半导体图案与所述多个绝缘层中的每个之间的单元分隔区域，
其中所述单元区域的所述填充绝缘层在平行于所述基板的第一方向上具有第一厚度，以及
其中所述单元分隔区域的所述填充绝缘层在所述第一方向上具有第二厚度，所述第二厚度大于所述第一厚度。
12.根据权利要求11所述的半导体存储器件，其中
所述单元区域的底表面和与所述单元区域相邻的所述电极的底表面处于相同的水平，并且
所述单元区域的顶表面和与所述单元区域相邻的所述电极的顶表面处于相同的水平。
13.根据权利要求11所述的半导体存储器件，其中所述电荷存储层包括在所述单元区域中的第一部分和其余部分；
其中所述单元区域的所述电荷存储层的所述第一部分与所述隧道绝缘层物理接触，并且
其中所述单元区域的所述电荷存储层的所述其余部分隔着所述填充绝缘层而与所述隧道绝缘层间隔开。
14.根据权利要求11所述的半导体存储器件，其中所述单元分隔区域的所述填充绝缘层在所述电荷存储层与所述隧道绝缘层之间。
15.根据权利要求11所述的半导体存储器件，其中所述电荷存储层在所述多个电极中的在垂直于所述基板的方向上彼此相邻的成对电极之间具有非线性的形状。
16.一种半导体存储器件，包括：
堆叠结构，包括交替地堆叠在基板上的多个电极和多个绝缘层；和
垂直沟道结构，穿透所述堆叠结构，
其中所述垂直沟道结构包括半导体图案和在所述半导体图案与所述多个电极之间的垂直绝缘层，
其中所述垂直绝缘层包括电荷存储层、填充绝缘层和隧道绝缘层，
其中所述垂直绝缘层具有在所述半导体图案与所述多个电极中的每个之间的单元区域以及在所述半导体图案与所述多个绝缘层中的每个之间的单元分隔区域，
其中所述单元分隔区域的底表面和与所述单元分隔区域相邻的所述绝缘层的底表面处于相同的水平，
其中所述单元分隔区域的顶表面和与所述单元分隔区域相邻的所述绝缘层的顶表面处于相同的水平，以及
其中所述填充绝缘层从所述单元分隔区域的所述底表面朝向所述单元分隔区域的所述顶表面延伸。
17.根据权利要求16所述的半导体存储器件，其中
所述单元区域包括第一单元区域和在垂直于所述基板的方向上与所述第一单元区域相邻的第二单元区域，
所述单元分隔区域在所述第一单元区域和所述第二单元区域之间，并且
所述填充绝缘层从所述第一单元区域朝向所述第二单元区域延伸。
18.根据权利要求17所述的半导体存储器件，其中在所述第一单元区域中，所述电荷存储层包括第一部分和其余部分；
其中所述第一单元区域的所述电荷存储层的所述第一部分与所述隧道绝缘层物理接触，并且
其中所述填充绝缘层在所述半导体图案和所述第一单元区域的所述电荷存储层的所述其余部分之间。
19.根据权利要求16所述的半导体存储器件，其中所述单元分隔区域的所述填充绝缘层在所述电荷存储层与所述隧道绝缘层之间。
20.根据权利要求16所述的半导体存储器件，其中所述电荷存储层在所述多个电极中的在与所述基板垂直的方向上彼此相邻的成对电极之间具有非线性的形状。