专利名称：双极晶体管电路元件的制作方法
技术领域：
本发明涉及到一种双极晶体管电路元件，该双极晶体管电路元件包括一个可以是异质结双极晶体管(HBT)的双极晶体管。
在双极日体管中，在晶体管的集电极电流和温度之间有一种正反馈关系。在包括有许多指状发射极的双极晶体管中，由于自加热与特定指状发射极传送的电流有关，所以各指状发射极工作在不同的温度下，即具有一种不均匀的温度分布。因为各指状发射极之间温度的分布，使得一些指状发射极比另一些指状发射极要热。由于较热的指状发射极比较凉的指状发射极传送更多的电流，当各指状发射极的温度变化时，通过几个或甚至单个指状发射极流动的电流密度会增大。所以因为自加热效应的缘故，要使一个集电极电流在带有多于一个指状发射极的晶体管中的许多指状发射极之间均匀分布是不可能的。而晶体管的少数几个指状发射极中的电流集中可能造成该晶体管的热击穿和毁坏。
为了防止晶体管的热击穿，传统的双极晶体管电路元件包括一个与双极晶体管的发射极串联的发射极平衡电阻。该发射极平衡电阻使该电路元件的热阻降低，并为阻止热击穿提供某些自动控制。在这种双极晶体管电路元件中，因为发射极电流通过该发射极平衡电阻器，所以确定集电极电流的发射极一基极结电压根据发射极平衡电阻两端的电压降被自动控制。
图8用示意图说明一个包括发射极平衡电阻的传统双极晶体管电路元件。该发射极平衡电阻可以是固定在一个半导体基片上的薄膜电阻，该半导体基片包括该双极晶体管，设置(例如通过离子注入)在基片中的电阻，在发射极层和通过基片的欧姆性接触之间的一个恒定电阻，或配制在不同的半导体材料的发射极层上的一种半导体材料的延伸层。该电路元件的热阻可以借助通过发射极电极散热以及从包括该双极晶体管的半导体基片的表面散热来降低。
在传统的双极晶体管电路元件中，该平衡电阻与双极晶体管的发射极连接，去控制发射极—基极结电压。然而，那种连接常常会增大电路元件的热阻，以致需要再减小该热电阻。另外，当该发射极平衡电阻的电阻值太大时，使晶体管的射频(RF)功率增益会出现不希望的降低。为了避免热阻过大和射频功率增益的降低，该发射极平衡电阻通常具有比较低的电阻值，例如小于10欧姆。然而，要可靠地成批生产具有这样低的电阻的晶体管而又没有显著电阻偏差是非常困难的。
本发明的目的之一是提供一种双极晶体管电路元件，它能够可靠地制造而其电气特性又没有很大偏差。这种电路元件中射频增益不过分降低，且从双极晶体管的发射极的散热不受干扰。
本发明的第二方面，双极晶体管电路元件包括一个半导体基片；依次设置在该基片上的一个基极层；一个发射极层和一个集电极层；一个由该集电极、基极和发射极层部分构成并包括一个电气上与基极层连接的基极电极和一个用于与基极层形成外部连接的基极电极接区的双极晶体管；一个由与双极晶体管绝缘的且电气上将基极电极与基极电极接区连接的基极层部分构成的基极平衡电阻器；以及一个与基极平衡电阻器并联连接的基极并联电容器。其中基极并联电容器包括基极输入接区部分、一个设置在基极电极接区部分上的电介质膜，和设置在电介质层上与基极电极接区部分对置的且电气上与双极晶体管的基极电极连接的第二电极。
根据本发明的另一种情况，双极晶体管电路元件包括一个半导体基片；依次设置在该基片上的一个基片层、一个发射极层、一个集电极层；一个由该集电极、基极和发射极层构成的并包括一个电气上与基极层连接的基极电极和一个用于与基极层形成外部连接的基极电极接区的双极晶体管；一个由与双极晶体管绝缘的和电气上使基极电极与基极电极接区连接的基极层部分构成的基极平衡电阻器；以及一个与基极平衡电阻器并联连接的基极并联电容器。其中基极并联电容器包括与该双极晶体管绝缘的基极和发射极层部分和一个电气上与包括在该电容器中且电气上与基极输入接区连接的发射基层部分接触电极。
下面根据一些较佳实施例，结合附图对本发明进行说明。但对本技术领域内的那些技术人员而言，在本发明的精神实质范围内会对所叙述的各实施例进行各种改型和补充。本发明囊括了所有这些改型、补充和它们的等同物。
图1是根据本发明的一个实施例的双极晶体管电路元件的示意图。
图2(a)是根据本发明的一个实施例的异质结双极晶体管电路元件的一张平面示意图和图2(b)和2(c)是分别取自沿图2(a)的2b-2b和2c-2c线的断面图。
图3是根据本发明的一个实施例的异质结双极晶体管电路元件中及一个没有平衡电阻器的相似的异质结双极晶体管电路元件中各指状发射极的温度分布图。
图4是根据本发明的一个实施例的异质结双极晶体管电路元件中及一个没有平衡电阻器的相似的异质结双极晶体管电路元件中各指状发射极的电流密度分布图。
图5是根据本发明的一个实施例的异质结双极晶体管电路元件的电流—电压特性。
图6是没有平衡电阻器的异质结双极晶体管电路元件的电流—电压特性。
图7(a)是根据本发明的一个实施例的异质结双极晶体管电路元件平面图，而图7(b)及图7(c)分别是沿图7(a)的7b-7b和7c-7c线的断面图。
图8是带有一个发射极平衡电阻器的传统双极晶体管的示意图。
在所有的图中，相同的元件给以相同的参考号。
图1是根据本发明的一个实施例的双极晶体管电路元件的示意图。该双极晶体管可以是异质结双极晶体管或一个传统的双极晶体管。图1的电路元件包括一个与该晶体管的基极B电气上连接的基极平衡电阻器1。该晶体管包括一个集电极C和一个发射极E。一个基极并联电容器2与该基极平衡电阻器1并联连接。
在先有技术的晶体管元件中，该发射极平衡电阻器具有标准的7欧母电阻值。如果在图1的晶体管中，该基极电流为IB且发射极电流为IE，为了产生一个电压降等于由常规7欧姆发射极平衡电阻器产生的电压降，该基极平衡电阻器的电阻RB可以由以下公式确定RBIB＝7IE假定晶体管的增益为40，即，IE/IB＝40，则该基极平衡电阻器应该具有280欧姆的电阻值，以提供如同先有技术结构的7欧姆发射极平衡电阻器相同的效果。由于该基极平衡电阻器比传统的发射极平衡电阻器大得多，从电路元件到电路元件的生产和再生产就更为容易。
根据本发明的双极晶体管电路元件中的射频损失由RB/(1＋jωCBRB)的实部确定，这里CB是该基极并联电容器2的电容值，ω为角频率，而j2为-1。在12×109赫兹时，RB为280欧姆和CB为300微微法时，公式的实部大约为7欧姆。换言之，在12×109赫兹，而基极平衡电阻器为280欧姆，基极并联电容1为300微微法时，达到的工作条件与具有7欧姆电阻值的发射极平衡电阻器与该双极晶体管电路元件中的双极晶体管的发射极相连接时相同。如果该基极并联电容器的电容值增大，则射频损失减小。
根据本发明的一个双极晶体管电路元件的优化设计，需要考虑该晶体管占据的半导体基片面积。图2(a)、2(b)和2(c)是根据本发明的一个实施例的异质结n-p-n双极晶体管电路元件的平面图和断面图。
图2(a)、2(b)和2(c)示出的是一种大得多的晶体管部件的双极晶体管电路元件。图2(c)示出包括单个指状发射极和相关的基极平衡电阻器及基极并联电容器的双极晶体管电路元件。在一个典型的高频晶体管器件中，存在10或20个指状发射极。该结构包括10个或更多个与图2(a)中所示的基本断面一样的断面。所有的这些断面并联连接，以增大功率输出，且一般沿一条直线排列。参考图2(a)，该发射极电极接区10通常向前延伸并使晶体管器件的各发射极互连。图3—6涉及带有10个和20个指状发射极(即如图2(a)中所示的型式的断面)电气上并联连接的器件。
图2(a)、2(b)和2(c)的双极晶体管电路元件包括一个基极平衡电阻器1。并联基极电容器2包括设置在基极输入接区4和第一电容器电极5之间的一个氮化硅(SIN)膜3。该结构也包括一个基极输入电极7、集电极电极8和一个发射极电极9、一个电气上与该发射极电极9连接的发射极电极接区10，一个P型砷化镓(GaAS)基极层11和通过该基级输入电极7、基级平衡电阻器1和基级并联电容器2与该晶体管的基极接区4连接的基极电极12。n型砷化镓(GaAS)集电极层13设置在n+型砷化镓(CaAs)集电极接触层14上，该集电极接触层14依次设置在半绝缘砷化镓(GaAS)基片15上。一个n型铝镓砷(AlGaAs)发射层16作为一个指状发射极设置在该基极层11的一部分上，并与n+型铟镓砷(InGaAs)发射极接触层17接触。该发射极电极9使发射极接触层17与该发射极电极接区10连接。
在这个实施例中，该基极平衡电阻器1是一种薄膜电阻，该电阻是基极层11的一部分，不被接触层17覆盖也不被发射层16覆盖，且与该双极晶体管绝缘。该基极平衡电阻器6是处于一个第一欧姆式接触(即在基极输入接区4的部件上的第一电阻器电极6)和一个第二欧姆式接触(即在该基极输入电极7的部分上的一个第二电阻器电极6)之间的基极层11的部分。两个电极6彼此相对，限定该基极层11的薄膜电阻器部分的两个边棱。基极平衡电阻器1与包括氮化硅(SiN)膜3、基极输入接区4和第一电容器电极5的一个金属/绝缘体/金属(MIN)电容器并联连接。该基极平衡电阻器1和该基极并联电容器分别通过基极输入接区4和基极输入电极7来形成并联电气连接。
在此实施例中，该基极层11具有70毫微米(nm)厚度，多数载流子密度为4×1019厘米(cm)-3，薄膜电阻约280欧姆/平方。280欧姆的基极平衡电阻器的电阻值是通过控制如图2(a)中所示的第一和第二电阻器电极6之间的间隙，以使其与那些电极的长度相同来获得的。例如，那些每个尺寸可以是如图2(a)中所示用虚线表示的20微米。300微微法的并联基极电容通过控制电容器板和板之间电介质膜的尺寸也很容易获得。氮化硅膜3的相对介质常数为7。如果金属/绝缘体/金属(MIM)电容器的面积为240平方微米，即20×12平方微米，则该氮化硅膜3应该为50毫微米厚。这样在20×129赫兹时，金属/绝缘体/金属(MIM)电容器的电容值为300微微法，与所要求的相同。金属/绝缘体/金属(MIM)电容器的电容值通过控制氮化硅膜3的厚度和它的面积是容易控制的。该电容两端的电位由基极输入电极7和基极输入接区4之间的电压差来确定。
图3和图4是用于一个铝镓砷/砷化镓(AlGaAs/GaAs)异质结双极晶体管(HBT)的双极晶体管的温度和电流密度分布的相对比较图。该双极晶体管包括10个指状发射极，每个指状发射极的尺寸为2×20平方微米。在各个图中带有实心圆的线代表本发明的一个实施例的晶体管电路元件的分布状态，而带空心圆的线代表无平衡电阻器的晶体管电路元件的结果。这些晶体管电路元件的结构与图2(a)、2(b)和2(c)中所示的那些结构相似，重复10次，就提供10个发射极。为了比较双极晶体管电路元件，不出现平衡电阻器或基极并联电容。
从图3显而易见，对于没有平衡电阻器的该电路元件，中心指状发射极，即指状发射极4—7的温度比在那个电路元件中的其它指状发射极的温度明显的高。得到的温度偏差大约为55℃。相反，在本发明的一个实施例中，所有指状发射极的温度基本上相等，偏差约不大于15℃。最热的指状发射极比传统的电路元件中最热的指状发射极大约低25℃。
图4示出，没有平衡电阻器的晶体管电路元件的指状发射极两端的电流分布具有一个宽的变化范围的电流密度，最外层指状发射极和中心指状发射极之间变化到2.5倍；相反，在用带实心圆的线表示的本发明的实施例中，流过各指状发射极的电流密度几乎没有变化。换句话说，该集电极电流几乎相等地分配在根据本发明的双极晶体管电路元件的10个指状发射极之中，由于根据本发明的一个双极晶体管电路元件中实现了温度和集电极电流非常均匀的分布，使那个电路元件比可比较的先有技术的晶体管可在更高的功率下工作，而没有晶体管过热和热击穿的危险。在包括20个指状发射极的结构中可得到相似的结果。
图5示出根据本发明的一个实施例的带有一个基极平衡电阻器并包括20个指状发射极的一个异质结双极晶体管(HBT)的电压—电流特性。图6中示出与图5的晶体管电路元件结构相同，但省略了基极平衡电阻器的一个异质结双极晶体管(HBT)的电流—电压特性曲线。这些图说明，根据本发明的一个双极晶体管电路元件，与传统的晶体管相比，实现了没有明显峰值的、均匀得多的电流—电压特性曲线。并且根据本发明的异质结双极晶体管(HBT)比没有任何基极平衡电阻器的相似的异质结双极晶体管(HBT)集电极电流大约高1.25倍。
在本实施例中，该基极平衡电阻器是一个比先有技术结构的发射极平衡电阻器的电阻值大的薄膜电阻器，大的倍数等于该晶体管的电流增益倍数。因此，当制造大量的本发明的晶体管电路元件时，可以高产率重复地制造出具有无异常偏差的、电阻值均匀的基极平衡电阻器。在本实施例中，该并联电容是一个金属/绝缘体/金属(MIM)电容器，从而防止了如本发明中双极晶体管与基极平衡电阻器一起使用时可能发生的射频功率增益的降低和功率的损耗。基极平衡电阻器和并联电容器的组合提供了与先有技术中包括一个具有7欧姆电阻值的发射极平衡电阻器的异质结双极晶体管(HBT)的结构相同的性能。
尽管所介绍的该具体的实施例包括一个带有一个P型砷化镓(GaAs)基极层和一个铝镓砷(AlGaAs)发射层的铝镓砷/砷化镓(AlGaAs/GaAs)异质结双极晶体管(HBT)，本发明也可以适用于硅双极晶体管和多种硅异质结双极晶体管。在这些异质结双极晶体管(HBT)中，基极层是一种硅锗合金、包括硅的另一种半导体材料，或是包括铟的复合半导体。
图7(a)、7(b)和7(c)是按照本发明的第二实施例的砷化镓/铝镓砷n-p-n异质结双极晶体管(HBT)的平面图和两个断面图。如在第一实施例中一样，所示的结构只包括单个指状发射极，但它是包括多个如图7(a)中所示的单元的较大结构的部分。在此实施例中，该基极并联电容2不是一种金属/绝缘体/金属(MIM)电容器，但它是由与该双极晶体管的基极和发射极绝缘的发射极层和基极层部分构成的电容器。该晶体管的基极和发射极利用了这两层的其它部分。
正如在第一实施例中那样，图7(a)中，该基极层11的部分构成了一个基极平衡电阻器1，铟镓砷接触层17和铝镓砷发射层16已从基极层11中除去。正如在第一实施例中那样，在该基极层中的电阻器具有280欧姆电阻值。正如在第一实施例中那样，图7中的虚线表示该起着基极平衡电阻器1作用的基极层11的区域。在图7(a)的结构中，电阻器电极6为基极平衡电阻器1提供了一个接触处，而基极电极18为该基极平衡电阻器1提供了另一个接触处。该基极输入电极18使基极平衡电阻器1与基极并联电容(即基极层11)的一个接触处连接。该电容器包括P型砷化镓基极层11部分和与基极层11接触的n型铝镓砷发射极层19部分。到基极并联电容器的第二个接触处是通过n+型铟镓砷接触层17和在接触层17上与该双极晶体管绝缘并用一种金属喷镀(metalization)21与该基极输入接区4连接的电容器电极20制成的。发射极电极层那部分是与晶体管的指状发射极绝缘的。正如从图7(a)可以看到，各电极的这种布置提供了基极平衡电阻器和基极并联电容电气上的并联连接。
正如在第一实施例中那样，该基极平衡电阻器的电阻值是通过控制该电阻器电极6和该基极电极18之间的空间距离以及该电阻器电极6的宽度来确定的。例如，这些尺寸的每一个可以是20微米。该基极并联电容器的电容值是通过控制电容电极的面积来确定的。假定n型发射极层16是铝0.3镓0.7砷(Al0.3Ga0.7As)，而多数载流子的密度为5×1017厘米-3，且P型砷化镓基极层11的多数载流子密度为4×1019厘米-3，然而，基极层11中的耗尽区深度与该发射极层19中的耗尽区的深度相比可以忽略不计。当该发射极和基极之间的电压为零时，该发射极层中的耗尽区深度大约为60毫微米。在此情况下，该发射极层和基极层之间的结电容为每平方微米1.9微微法拉。通过选择电容电极20的面积为大约150平方微米，则该电容为300微微法拉。当然，当在该电容器两端施加一个正偏压时，各耗尽层的深度减小，电容值增大。反之在该电容器两端施加一个反向偏压时，电容值就减小。因此，即使在该电容器上施加一个直流正向偏压时，因为加到该基极层并由该晶体管电路元件放大了的射频信号幅值变化，则电容值会有些变化。
如在该第一实施例中一样，该晶体管电路元件的第二实施例可以应用到全部由硅制成的双极晶体管或应用到包含硅和硅锗合金、包括硅的另一种半导体材料，或包括锢的一种111-V复合半导体材料的基极层的一种异质结双极晶体管。本发明还包括应用其他半导体材料的各种双极晶体管。和第一实施例一样，在第二实施例中，由于该基极平衡电阻器具有较大的电阻值，它可以高产率重复制造。
由于在本发明中，该平衡电阻器与该电路元件晶体管的基极电极连接，该电路元件的热电阻被减小了，而不影响受该发射极电极的热散。因为基极并联电容器与基极平衡电阻器连接，抑制了射频功率的降低，并可使该双极晶体管电路元件在高的频率下达到稳定工作。
权利要求
1.一个双极晶体管电路元件，包括一个半导体基片；依次设置在基片上的一个基极层、一个发射极层和一个集电极层；一个双极晶体管，它由集电极、基极和发射极层部分构成并包括一个电气上与该基极层连接的基极电极和用于与该基极层形成外部连接的基极电极接区；一个基极平衡电阻器，它由与该双极晶体管绝缘的基极层部分构成，并在电气上将该基极电极与该基极电基的接区连接；和一个基极并联电容器，它与该基极平衡电阻器并联连接，其中该基极并联电容器包括一个基极接区部分、一个设置在该基极电极接区部分上的电介质膜，和一个设置在电介质层上与基极电极部分对置且电气上与该双极晶体管的基极电极连接的第二电极。
2.权利要求1的双极晶体管电路元件其中，该发射极层和基极层是不同的半导体材料。
3.权利要求2的双极晶体管电路元件，其中，该发射极层为铝镓砷，而该基极层为砷化镓。
4.权利要求2的双极晶体管电路元件，其中，该发射极层为硅，而该基极层为硅锗。
5.权利要求2的双极晶体管电路元件，其中，该基极层是包含铟的III—V复合半导体。
6.权利要求1的双极晶体管电路元件，其中，该发射极层和基极层为相同的半导体材料。
7.权利要求1的双极晶体管电路元件，包括一个设置在该发射极层上的发射极接触层。
8.权利要求1的双极晶体管电路元件，包括一个设置在该集电极层和该半导体基片之间的集电极接触层。
9.权利要求8的双极晶体管电路元件，其中该电介质层为氮化硅。
10.一个双极晶体管电路元件，包括一个半导体基片；依次设置在该基片上的一个基极层、一个发射极层和一个集电极层；一个双极晶体管，它由集电极、基极和发射极层部分构成，并包括一个电气上与该基极层连接的基极电极和一个用于与该基极层形成外部连接的基极电极接区；一个基极平衡电阻器，它由与该双极晶体管绝缘的基极层部分构成，并在电气上将该基极电极与该基极电极接区连接；一个与该基极平衡电阻器并联连接的基极并联电容器，其中该基极并联电容器包括与该双极晶体管绝缘的该基极层及发射极层部分和一个电气上与包含在该电容器中的发射极层部分连接且与该基极输入接区连接的电极。
11.权利要求10的双极晶体管电路元件，其中，该发射极层和基极层是不同的半导体材料。
12.权利要求11的双极晶体管电路元件，其中，该发射极层为铝镓砷，而该基极层为砷化镓。
13.权利要求11的双极晶体管电路元件，其中，该发射极层为硅，而该基极层为硅锗。
14.权利要求11的双极晶体管电路元件，其中，该基极层是包含铟的一种III—V复合半导体。
15.权利要求10的双极晶体管电路元件，其中，该发射极层和基极层为相同的半导体材料。
16.权利要求10的双极晶体管电路元件，包括一个设置在该发射极层上的一个发射极接触层。
17.权利要求10的双极晶体管电路元件，包括一个设置在该集电极层和该半导体基片之间的集电极接触层。
18.一个双极晶体管电路，包括一个双极晶体管，该双极晶体管具有一个发射极、一个集电极和一个基极，且包括一个与该基极连接的基极平衡电阻器及一个与该基极平衡电阻器并联的并联基极电容器。
19.权利要求18的双极晶体管，其中，该双极晶体管是一个异质结双极晶体管。
全文摘要
本发明为一种双极晶体管电路元件，包括半导体基片；配制在基片上的基极层、发射极层和集电极层；由集电极、基极和发射极层构成的双极晶体管；由该基极层部分构成的基极平衡电阻；与该基极平衡电阻并联连接的基极并联电容。基极并联电容包括基极输入接区部分；设置该基极电极接区部分上的电介质膜和一个设置在电介层上的第二电极。基极平衡电阻相对于发射极平衡电阻具有较高的电阻值，所以容易大量制造，并具有好的均匀性。
文档编号H01L27/06GK1132939SQ9511776
公开日1996年10月9日 申请日期1995年10月6日 优先权日1995年4月7日
发明者三井茂, 园田琢二, 紫村辉之, 高宫三郎 申请人:三菱电机株式会社