专利名称：制造抗辐射半导体集成电路的方法
技术领域：
本发明涉及包含MIS(金属-绝缘物-半导体)器件的半导体集成电路的制造方法，更具体地说，涉及在高抗辐射半导体集成电路的制造中形成沟道阻挡层的方法。
在硅半导体集成电路的生产工艺中，为在基片上互相隔离诸如MOS(金属一氧化物-半导体)晶体管的MIS器件，根据LOCOS(局部硅氧化)工艺，通常是在器件分隔区域生成厚的场氧化薄膜。在包含n一沟道MOS晶体管的集成电路的制造中，为了可靠的器件隔离，就用离子注入或扩散和半导体基片的导电类型一样的P型杂质的方法，在场氧化薄膜下形成沟道阻挡层。
在辐射环境如外空间中使用的集成电路，由于场氧化薄膜中引起的固定电荷的堆积或在辐射的作用下场氧化薄膜和硅基片交界面的层间电平的升高，都使在器件之间或n-沟道MOS晶体管的源漏极间流过的泄漏电流升高。这样，在辐射环境下应用的集成电路，为了抑制这种泄漏电流，在场氧化薄膜的下面需要设有沟道阻挡层。
图1，2和3为含有沟道阻挡层的半导体器件的通常的制造工艺的示意图。
如图1所示，首先，应用LOCOS工艺，在P-型硅半导体基片201上生成用于器件隔离的场氧化薄膜202，阻挡层薄膜203复盖在包括场氧化薄膜202的半导体基片的全部表面上。然后用光刻在阻挡层薄膜203上限定窗口204。技术上众所周知，场氧化薄膜202包括中心较厚的部分及周围被称为鸟嘴的薄的区域。窗口204定位于场氧化薄膜202中心较厚的部分上，这样，场氧化薄膜202的中心较厚的部分的表面就暴露在窗口204的底部。用阻挡层薄膜203作为掩膜，用离子注入的方法，通过窗口204引进硼离子(B+)，例如剂量为1014/cm2，加速能量范围在100-180KeV。然后硅片经过退火，例如800℃共30分钟，用以激活引进的硼。其结果如图2所示，在P-型半导体基片201里场氧化薄膜202的中心部分的下面的区域形成了和场氧化薄膜202接触的沟道阻挡层205。
因为硼离子仅被施加到场氧化薄膜202的中心部分，所以，在场氧化薄膜202周围薄的区域或鸟嘴的下面形成了不含任何沟道阻挡层外的区域209。图3是图2所示的硅片的平面图，图2是图3中沿着II-II’线所取的剖面图。如果形成在P-型半导体基片201上的n-沟道MOS晶体管被场氧化薄膜202互相隔离，那么，当辐射加到有上述剖面结构的集成电路时，由于在场氧化薄膜202中发生的固定电荷的堆积或场氧化薄膜202和硅基片201间的交界面的层间电平的升高的缘故，在器件之间或MOS晶体管的源漏极间通过不含任何沟道阻挡层的区域209流过的泄漏电流升高。
在图1到图3的例子中，硼离子仅被施加到场氧化薄膜202的中心部分。但是应用离子注入的方法，把硼离子施加到场氧化薄膜的全部区域也是可能的。
图4到图6示出了应用离子注入的方法把硼离子加到场氧化薄膜的全部区域的半导体集成电路的传统的制造工艺。
如图4所示，首先应用LOCOS工艺在P-型半导体基片301上生成场氧化薄膜302。阻挡层薄膜303复盖在半导体基片301的全部表面上。然后用光刻在阻挡层薄膜303上限定窗口304，这样场氧化薄膜的整个表面通过窗口304暴露出来。应用离子注入的方法通过窗口304引进硼离子(B+)，例如剂量为1014/cm2或更低，加速能量范围为100-180KeV。然后硅片被退火以激活引进的硼。其结果如图5所示，在半导体基片301中形成了沟道阻挡层305。
因为硼离子在100-180KeV的高能量的条件下被施加到场氧化薄膜302的实际上的全部区域，在场氧化薄膜302的周围较薄的区域或鸟嘴的直接的下面区域，硼离子被更深地引进到P-型硅基片301，在场氧化薄膜302不和沟道阻挡层305接触的周围的下表面上形成了区域309。图6是图5所示的硅片的平面图。图5是图6中沿着V-V’线所取的剖面图。当辐射加到有上述剖面结构的集成电路时，由于在场氧化薄膜302中发生的固定电荷的堆积或场氧化薄膜302和硅基片301交界面的层间电平升高的缘故，在器件之间或MOS晶体管的源漏极间通过场氧化薄膜302不和沟道阻挡层305接触的下表面上的区域309流过的泄漏电流升高。
根据日本公开的专利说明书No.昭-61-226967(JP，A，61-226967)公开的工艺，在场氧化薄膜生成前，在场氧化薄膜将要生成的区域，应用离子注入的方法分两步施加硼离子，形成一个较高密度杂质区域和一个较低密度杂质区域，然后生成场氧化薄膜，在此场氧化薄膜下就提供了一个较高密度沟道阻挡层和一个低密度沟道阻挡层，用以减小n-沟道MOS晶体管的任何泄漏电流和把寄生电容减至最小程度。用以较高密度杂质区域和较低密度杂质区域的离子加速能量(40KeV)电平是一样的。此公开的工艺使减少沟道阻挡层中临近器件形成区域的范围内的杂质浓度成为可能，但该公开的技术在下述方面还是有问题的，即在高集成度器件的工艺中应用则是失败的，因为在后面的生成场氧化薄膜的工序中杂质会从沟道阻挡层中被横向扩散。
日本公开的专利说明书No.平-5-55204(JP，A，5-55204)公开了抑制杂质从沟道阻挡层向器件形成区域扩散以及防止结击穿电压降低的技术，其方法是把场氧化薄膜刻蚀到和基片表面相应的位置，然后用离子注入的方法形成沟道阻挡层。根据这种结构，场氧化薄膜的下表面和沟道阻挡层在场氧化薄膜的鸟嘴区域不保持互相接触，达样，根据以上叙述的机理并参考图4到图6可知，泄漏电流将因放射性辐照而升高。
根据制造半导体集成电路的在生成场氧化薄膜之前应用离子注入或杂质扩散的方法形成沟道阻挡层的传统工艺，因为在生成场氧化薄膜时杂质要横向扩散，所以，增加基片上器件之间的距离就是必须的，其结果是增加了集成电路芯片的面积。
根据在场氧化薄膜生成以后应用离子注入的方法引进杂质的工艺，提高离子加速能量就是必须的，因为离子必须穿透场氧化薄膜。如果离子加速能量被提高，它势必会损伤半导体基片的晶体。这样，通常就只能实施一个离子注入的过程。因此，场氧化薄膜的周围的下表面就和沟道阻挡层保持接触。当如此制造的集成电路暴露于辐射时，产生着一个场氧化薄膜和半导体基片间的交界面的层间电平上升的区域，其结果是使在器件之间或n-沟道MOS晶体管的源漏极间流过的泄漏电流升高。
本发明的目的在于提供一种制造半导体集成电路的方法，该方法不会因放射性辐射而导致泄漏电流升高，也没有杂质从沟道阻挡层的横向扩散从而能达到高度集成化。
根据本发明，上述目的可借助于一种制造半导体集成电路的方法而达到，该方法包括如下步骤借助于相对的高能量把一种导电类型的杂质的离子加到场氧化薄膜的中心区域，该场氧化薄膜是形成来作为在和引进杂质有相同导电类型的半导体基片中的隔离区域，以及借助于相对的低能量把该杂质的离子至少加到该场氧化薄膜的周围区域。
在借助于相对的低能量施加杂质的离子的步骤中，可以把该杂质的离子加到场氧化薄膜的全部表面上，所以，也就把该杂质的离子施加到场氧化薄膜的周围区域。最好对半导本基片热处理以便激活杂质在半导体基片内形成沟道阻挡层。
半导体基片最好可以是硅基片。例如如果半导体基片是P-型的硅基片，则杂质就是硼。
如果半导体基片是硅基片，则半导体集成电路通常可以用下列步骤制造第一步在硅基片上以预先确定的图案生成场氧化薄膜；第二步在硅基片包括场氧化薄膜的表面上生成第一阻挡层薄膜，在第一阻挡层薄膜上开出窗口和场氧化薄膜的中心区域对准，用第一阻挡层薄膜作为掩膜借助于相对的高能量施加和硅基片有相同导电类型的杂质离子，这样，杂质的离子就被引进到场氧化薄膜的中心区域的下面的硅基片内，第三步除去第一阻挡层薄膜，在硅基片包括场氧化薄膜的表面上生成第二阻挡层薄膜，在第二阻挡层薄膜上开出窗口和场氧化薄膜的全部区域对准，用第二阻挡层薄膜作为掩膜借助于相对的低能量施加和硅基片有相同导电类型的杂质离子，这样，杂质的离子就被引进到场氧化薄膜的周围区域的下面的硅基片内。
另外，可以通过以下方法来制造所述导体集成电路在第二步中，在第一阻挡层薄膜上开出窗口和场氧化薄膜的全部区域对准，借助于相对的低能量施加杂质离子，这样，离子就被引进到场氧化薄膜的周围区域的下面的硅基片内，在第三步中，在第二阻挡层薄膜上开出窗口和场氧化薄膜的中心区域对准，借助于相对的高能量施加杂质离子，这样，离子就被引进到场氧化薄膜的中心区域的下面的硅基片内。
根据上述机理，为了通过把和半导体基片有同样导电类型的杂质离子引进到直接处于氧化薄膜下面的半导体基片内而在半导体基片内形成沟道阻挡层，离子在两个过程中被引进。一个过程中，借助于相对的高能量，离子被施加到场氧化薄膜的中心区域，另一个过程中，在相对的低能量下离子施加到至少是场氧化薄膜的周围区域。在这种方法中，沟道阻挡层被形成在直接处于场氧化薄膜下的全部区域中。即便是当这样制造的半导体集成电路被暴露在辐射中，在场氧化薄膜中也能防止产生层间电平，MIS晶体管的源漏极间的泄漏电流和器件间的泄漏电流就被抑制了。因为离子是在场氧化薄膜生成之后用离子注入的方法被引进的，所以，没有杂质当生成场氧化薄膜时没有杂质从沟道阻挡层中被横向扩散。因此，构制高集成度的半导体集成电路就成为可能。
从以下结合附图的描述，本发明的上述和其他的目的、特征和优点将会更加清楚，所述附图用举例的方法说明本发明的最佳实施例。
图1是片断的剖面图，说明制造半导体器件的传统的工艺步骤；图2是片断的剖面图，说明制造半导体器件的传统的工艺步骤，图中步骤紧跟图1所示步骤；图3为图2所示硅片的平面图；图4为片断的剖面图，说明制造半导体器件的另一种传统的工艺步骤；图5是片断的剖面图，说明制造半导体器件的另一种传统的工艺步骤，图中所示步骤紧跟图4所示步骤；图6为图5所示硅片的平面图；图7为片断的剖面图，说明根据本发明的制造半导体器件的方法的步骤；图8为片断的剖面图，说明根据本发明的制造半导体器件的方法的步骤，图中所示步骤紧跟图7所示步骤图9为片断的剖面图，说明根据本发明的制造半导体器件的方法的步骤，图中所示步骤紧跟图8所示步骤；图10为片断的剖面图，说明根据本发明的制造半导体器件的方法的步骤，图中所示步骤紧跟图9所示步骤；图11为遵循由图7，8，9和10所示的步骤制造的半导体器件的片断的平面图；以及图12为已经制造的MOS晶体管的片断的剖面图。
根据本发明的制造半导体器件的方法在图7，8，9和10中示出。
首先，厚度范围从几到几十毫微米的过渡氧化薄膜被淀积到P-型硅半导体基片101(见图7)的表面上，然后，厚度范围从几十到几百毫微米的氮化硅薄膜被淀积到过渡氧化薄膜上。其后，根据光刻来决定由用热磷酸的湿法刻蚀或由用CF4的干法刻蚀除去将要生成场氧化薄膜的区域里的氮化硅，然后，在除去氮化硅的区域里用水蒸汽氧化或压力氧化的方法生成厚度范围为400到700毫微米的场氧化薄膜102。在这时，一个薄的氧化薄膜即所谓鸟嘴在场氧化薄膜102和氮化硅薄膜间的边界上产生。氮化硅薄膜由用热磷酸的湿法刻蚀或用CF4的干法刻蚀除去，过渡氧化薄膜用缓冲氢氟酸除去，然后，到此为止形成的全部表面被阻挡层薄膜103复盖。接着，根据光刻在对应于场氧化薄膜102的中心区域的位置上在阻挡层薄膜103上形成窗口104。用阻挡层薄膜103作为掩膜，用离子注入的方法通过窗口104引进硼离子(B+)，例如其剂量为1014/cm2，加速能量范围从100到180KeV。
在上述离子注入条件下，硼离子穿过场氧化薄膜102的中心区域进入P-型半导体基片101的区域，该区域和场氧化薄膜102的中心区域的下表面保持接触。阻挡层薄膜103被除去，硅片被退火，例如在800℃下退火30分钟，这样就激活了引进的硼。如图8所示，其结果是，形成了和场氧化薄膜102的中心区域的下表面相接触的沟道阻挡层105。通常，退火工艺在形成n-沟道MOS晶体管的热处理工艺时执行。
然后，到此为止形成的全部表面被阻挡层薄膜106复盖。根据光刻在阻挡层薄膜106上形成窗口107，这样，场氧化薄膜的全部上表面通过窗口107暴露出来。然后如图9所示，用阻挡层薄膜106作为掩膜，用离子注入的方法通过窗口107引进硼离子(B+)，例如剂量为1014/cm2或更低一些，加速能量比前次离子注入工艺的加速能量要小，如加速能量范围为从60到120KeV。
在上述离子注入条件下，硼离子不能穿过厚的场氧化薄膜102的中心区域，而仅能穿过氧化薄膜的周围区域即鸟嘴，进入P-型硅半导体基片101。然后阻挡层薄膜106被除去，硅片在同上述一样的条件下退火。如图10所示，被引进P-型硅半导体基片的硼离子被激活，形成和场氧化薄膜102的周围区域的下表面相接触的沟道阻挡层108。沟道阻挡层108和在场氧化薄膜102的中心区域下已经形成的沟道阻挡层105连接成一个整体。作为结果，在P-型硅半导体基片101中产生了和场氧化薄膜102的全部下表面相接触的沟道阻挡层。图11平面显示了这样生产出来的硅片，图10是沿着图11中X-X’线取得的剖面图。
用以激活被引进到P-型硅半导体基片101以形成沟道阻挡层的硼的退火工艺将在下面叙述。在本实施例中，硼离子在两上过程中用不同的的离子加速能量被引进。并不是在两个过程的离子注入中的每一个过程后硅片都需要退火。只有在第二个过程的离子注入以后硅片才被退火，同时激活被引进到和场氧化薄膜102的中心区域的下表面保持相接触的沟道阻挡层105中的硼离子和被引进到和场氧化薄膜102的周围区域的下表面保持相接触的沟道阻挡层108中的硼离子。如果制造半导体器件的方法包括诸如扩散步骤的加热步骤，并且在这样的加热步骤中有充分的热量被应用来激活硼，那就不必要实行任何单独的用以激活引进的硼以形成沟道阻挡层的退火工艺了。
下面将叙述包括如上所述已在其中形成场氧化薄膜和沟道阻挡层的硅半导体基片的MOS晶体管。假设作为器件隔离区域的场氧化薄膜102和设置为和场氧化薄膜102相接触的沟道阻挡层105，108是在P-型硅半导本基片101内形成的。图12显示了用P-型硅半导体基片101完成的n-沟道MOS晶体管。
在图12所示的n-沟道MOS晶体管中，多晶硅栅极111形成在栅氧化薄膜110上，栅氧化薄膜被设置在P-型硅半导体基片101上夹在两个场氧化薄膜102之间的区域，也就是器件形成区域的大体上的中心区域。P-型硅半导本基片101的分别设置在多晶硅栅极111的两边的区域被掺入n-型杂质，作为源区112和漏区113。
因为形成了和每个场氧化薄膜102的全部下表面相接触的沟道阻挡层，所以，在放射性环境诸如外层空间中因放射性辐照引起的任何泄漏电流被抑制。当制造n-沟道MOS晶体管时，生成热生长氧化薄膜114，该氧化薄膜和场氧化薄膜102相连接。因为该热生长氧化薄膜114是薄的，所以，即使暴露在幅射下它们也不会升高泄漏电流。栅氧化薄膜110也是薄的，因此即使暴露于辐射下也不会升高泄漏电流。
带有根据本发明的方法形成的沟道阻挡层的半导体集成电路和带有根据传统工艺形成的沟道阻挡层的半导体集成电路曾经进行放射性辐照试验，测量它们的泄漏电流。在放射性辐照试验中，每一个半导体集成电路都包含有n-沟道的MOS晶体管以及每一个n-沟道MOS晶体管的源漏极间的任何泄漏电流都加以测量。
把吸收剂量为3×103Gy(Si)的伽玛射线加到带有根据本实施例的方法形成的沟道阻挡层的半导体集成电路上。然后测量每个n-沟道MOS晶体管源漏极间的泄漏电流。测量到的泄漏电流为每个晶体管10-14A或更小。把具有和上述同样的吸收剂量的伽玛射线加到带有根据传统方法，也就是在场氧化薄膜的中心区域上实行一个过程的离子注入形成的沟道阻挡层的半导体集成电路上。测量到的每个n-沟道MOS晶体管的源漏极间的泄漏电流为每个晶体管1.5×10-10A。这就可以看到，在场氧化薄膜生成以后实行两个过程的离子注入，其中一个过程硼离子以相对的高能量施加到场氧化薄膜的中心区域，另一个过程硼离子以相对的低能量施加到包括其周围区域的场氧化薄膜，采用以上方法，把因放射性辐照引起的任何泄漏电流改善了四个能量级或以上。
虽然已经把本发明的方法描绘成用来在P-型硅半导体基片上形成n-沟道MOS晶体管，但是，本发明的原理不应被限制在所说明的实施例上。本发明同样可以应用于在n-型半导体基片上形成P-沟道MOS晶体管。在所说明的实施例中，硼离子以相对的高能量被施加到场氧化薄膜的中心区域，然后硼离子以相对的低能量被施加到实际上是场氧化薄膜的全部表面。不管怎样，在相对的高能量下和相对的低能量下施加硼离子的次序是可以转换的。
虽然已经详细地显示和叙述了本发明的一定的最佳实施例，但是，显然，在不脱离所附权利要求书范围的情况下，可以做出各种各样的变化和修改。
权利要求
1.制造半导体集成电路的方法，其特征在于包括以下步骤(a)借助于相对的高能量向场氧化薄膜的中心区域施加一种导电类型的杂质的离子，生成的场氧化薄膜是用来在具有和所述的一种导电类型的相同的导电类型的半导体基片中作为隔离区域，以及(b)借助于相对的低能量至少向所述场氧化薄膜的周围区域施加所述杂质的离子。
2.根据权利要求2的方法，其特征在于在所述步骤(b)中，杂质的离子是向所述场氧化薄膜的全部表面施加的，从而，所述杂质的离子被施加到所述场氧化薄膜的所述周围区域。
3.根据权利要求1的方法，其特征在于所述场氧化薄膜的所述周围区域包括所述场氧化薄膜的鸟嘴。
4.根据权利要求1的方法，其特征在于所述半导体基片包括P-型硅基片，以及所述杂质包括硼。
5.根据权利要求2的方法，其特征在于所述半导体基片包括P-型硅基片，以及所述杂质包括硼。
6.根据权利要求1的方法，其特征在于进一步包括对半导体基片进行热处理的步骤，用以激活所施加的杂质，形成在所述半导体基片内的沟道阻挡层。
7.根据权利要求2的方法，其特征在于进一步包括对半导体基片进行热处理的步骤，用以激活所施加的杂质，形成在所述半导体基片内的沟道阻挡层。
8.制造具有作为在硅基片上的隔离区域而形成的场氧化薄膜的半导体集成电路的方法，其特征在于包括第一步以预先确定的图案在硅基片上生成场氧化薄膜，第二步在包括所述场氧化薄膜的硅基片的表面上生成第一阻挡层薄膜，在所述第一阻挡层薄膜上开出窗口和所述场氧化薄膜的中心区域对准，用所述第一阻挡层薄膜作为掩膜，借助于相对的高能量施加和所述硅基片有相同导电类型的杂质的离子，这样把杂质离子引入所述场氧化薄膜的所述中心区域下面的所述硅基片中，以及第三步除去所述第一阻挡层薄膜，在包括所述场氧化薄膜的硅基片的表面上生成第二阻挡层薄膜，在所述第二阻挡层薄膜上开出窗口和所述场氧化薄膜的全部区域对准，用所述第二阻挡层薄膜作为掩膜，借助于相对的低能量施加和所述硅基片有相同导电类型的杂质的离子，这样把杂质离子引入所述场氧化薄膜的周围区域下面的所述硅基片中。
9.根据权利要求8的方法，其特征在于所述杂质包括硼，其方法进一步包括热处理硅基片的步骤，用以激活施加的杂质，在所述硅基片中形成沟道阻挡层。
10.制造具有作为在硅基片上的隔离区域而形成的场氧化薄膜的半导体集成电路的方法，其特征在于包括第一步以预先确定的图案在硅基片上生成场氧化薄膜，第二步在包括所述场氧化薄膜的硅基片的表面上生成第一阻挡层薄膜，在所述第一阻挡层薄膜上开出窗口和所述场氧化薄膜的全部区域对准，用所述第一阻挡层薄膜作为掩膜，借助于相对的低能量施加和所述硅基片有相同导电类型的杂质的离子，这样把杂质离子引入所述场氧化薄膜的周围区域下面的所述硅基片中，以及第三步除去所述第一阻挡层薄膜，在包括所述场氧化薄膜的硅基片的表面上生成第二阻挡层薄膜，在所述第二阻挡层薄膜上开出窗口和所述场氧化薄膜的中心区域对准，用所述第二阻挡层薄膜作为掩膜，借助于相对的高能量施加和所述硅基片有相同导电类型的杂质的离子，这样把杂质离子引入所述场氧化薄膜的中心区域下面的所述硅基片中。
11.根据权利要求10的方法，其特征在于所述杂质包括硼，其方法进一步包括热处理硅基片的步骤，用以激活施加的杂质，在所述硅基片中形成沟道阻挡层。
全文摘要
制造含有MOS(金属-氧化物-半导体)晶体管的半导体集成电路的方法，该方法制造的集成电路不会因放射性辐照而引起泄漏电流的增加，此方法中没有杂质从沟道阻挡层的横向扩散。该方法包括(a)借助于相对的高能量向场氧化薄膜的中心区域施加一种导电类型的杂质的离子，生成的场氧化薄膜用来在具有和所述的一种导电类型相同的导电类型的半导体基片中作为隔离区域；以及(b)借助于相对的低能量至少向场氧化薄膜的周围区域施加杂质的离子。
文档编号H01L21/70GK1152798SQ9611290
公开日1997年6月25日 申请日期1996年9月6日 优先权日1995年9月8日
发明者濑罗佳晓 申请人:日本电气株式会社