专利名称：布线之间有空腔的半导体器件的制造方法
技术领域：
本发明涉及同一层上形成的布线之间有空腔的半导体器件的制造方法。
随着半导体器件的小型化过程而出现了布线延迟的问题。造成布线延迟的原因是存在布线电阻和布线之间的电容。为减小布线电阻考虑采用合适的布线材料和布线膜厚。但是，为了能承受半导体器件小型化电流布线的膜厚是不定的，同时，布线间的电容会变大。因此，希望有减小布线间电容的方法，特别是当在同一层上形成布线时，并要保证布线的可靠性。被考查的方法中，用混有氟的氧化膜或有机层间膜作布线之间的绝缘膜，来减小布线之间绝缘膜的介电常数。但是，布线之间的距离变窄，就更需要有更小介电常数的绝缘膜。
日本特许公报平7-114236和日本特许公开昭62-5643已披露了包括在同一层上形成的布线之间有空腔的绝缘膜层的半导体器件的制造方法。图1是日本特许公报平7-114236所披露的半导体器件制造方法的剖视图。该日本特许公报中披露的半导体器件的常规制造方法中。首先，在半导体衬底上形成第1绝缘膜16。之后，用刻图法在第1绝缘膜16上形成相互隔开的两个布线17。而且，用溅射法在布线17之上和之间形成第2绝缘膜18。此时，在布线17之间的第2绝缘膜18中形成空腔19。按上述方法制造的半导体器件中，由于空腔19的介电常数小于第2绝缘膜18的介电常数，因而与没有形成空腔19的情形比较，使布线17之间的电容量减到较小值。上述的半导体器件中，布线17之间没形成空腔处的面积仍然存在。因此，该面积中的电容量仍然没减小。因而，布线17之间的容量不能充分减小。
另一方面，日本特许公开昭62-5643中披露的半导体器件的常规制造方法中，首先在绝缘膜上形成布线。布线形成时，过腐蚀布线之间的绝缘膜。用通用的CVD法在同一绝缘膜上形成的布线之间形成层间绝缘膜，并同时在层间绝缘膜中形成空腔。上述方法制成的半导体器件中，由于形成了包括能起到布线间完善屏蔽作用的腔体的层间绝缘膜，与日本特许公报平7-114236所公开的半导体器件相比，能更多地减小布线之间的电容量。但是，通用的CVD法很难控制空腔的位置和大小。例如，在对铝布线下边上的层间绝缘膜进行超大量的过腐蚀时，布线之间的空间的纵横尺寸比变得过大，因此，某些情况下不能形成能很好地起布线间屏蔽作用的空腔。而且不能充分减小电容量。在用光刻胶膜作掩模的腐蚀绝缘膜的方法中，由于绝缘膜与光刻膜之间选择性差，在绝缘膜腐蚀中铝布线的上端角会被腐蚀掉。
日本特许公开平3-196662中披露的方法中，用第1布线上形成的第2布线作掩模，在同一层上的第1布线之间形成空腔。图2A是展示日本特许公开平3-196662中披露的半导体器件制造方法的平面图。图2B是沿图2A中A-A线的截面图，图2C是沿图2A中B-B线的截面图。该日本特许公开中的披露的半导体器件的常规制造方法中，首先在平坦的绝缘膜25上形成相互平行的两条下布线21。之后，在露出的整个表面上形成层间绝缘膜22。在层间绝缘膜22上形成垂直于下布线21的上布线20。之后，用上布线20和下布线21作掩模，用RIE法腐蚀层间绝缘膜22。结果，如图2B所示，位于上布线20下的层间绝缘膜22没被腐蚀，但如图2C所示，绝缘膜25部分地被过腐蚀。之后，在整个露出表面上形成表面保护膜24。此时，如图2A所示，省去了表面保护膜24。按该方法制造的半导体器件中，除在上布线20下的面积外，在下布线21之间有空腔23，下布线21之间的电容量减小。
但是，空腔23的大小，位置等与上布线20的布图有关，因此，在上布线20下边不形成空腔。为此，下层布线21之间的电容量变得不均匀，因此，不能足够减小总电容量。而且，腐蚀层间绝缘膜22时，除非选择有足够选择性的腐蚀条件，局部腐蚀下层布线21，结果，出现了下层布线21比要求值更窄和其电阻更高的问题。
本发明的目的是，提供一种在布线之间有空腔的半导体器件的制造方法，使同一层上的布线间电容减小，而不使布线变窄。
按本发明的布线之间有空腔的半导体器件的制造方法，包括以下工艺步骤在第1层间绝缘膜上形成布线层，布线层上形成氧化膜；对氧化膜刻图，使其形成与布线之间间隔对应的间隔；用氧化膜作掩模腐蚀布线层和第1层间绝缘膜。在布线层和第1层间绝缘膜的表面层腐蚀步骤中，用布线层形成两条布线，并用间隔将两条布线隔开。而且，在布线上和有保留在间隔中的空腔的间隔中形成第2层间绝缘膜。
按本发明，由于用氧化膜作掩模腐蚀布线层和层间绝缘膜的表面层，与用光刻胶膜作掩模的常规方法相比，腐蚀中的选择性更高。为此，能防止布线变窄，同时，容易形成有规定纵横比的布线之间的间隔。因为形成了能在布线之间起很好屏蔽作用的间隔，因而能显著减小布线之间的电容量。
图1是展示日本特许公报平7-114236披露的半导体器件制造方法的剖面图；图2A是展示日本特许公开平3-196662披露的半导体器件制造方法的剖面图；图2B是沿图2A的A-A线的截面图；图2C是沿图2A的B-B线的截面图；图3A至3E是展示按本发明第1实施例的半导体器件方法的工艺步骤的剖面图；图4A至4F是展示按本发明第2实施例的半导体器件制造方法的工艺步骤的剖面图。
将参见
本发明。图3A至3E是展示按本发明第1实施例的半导体器件的制造方法的工艺步骤的剖面图。如图3A所示，本发明的第1实施例中，首先，在己形成有功能器件的半导体衬底1上形成第1层间绝缘膜2。用溅射法在第1层间绝缘膜2上形成布线层3。布线层3例如是由厚500埃的TiN膜、在TiN膜上淀积的厚250埃的第1Ti膜、在第1Ti膜上淀积的厚4500埃的AlCu膜、和在AlCu膜上淀积的厚250埃的第2Ti膜构成的多层结构。之后，在布线层3上形成厚度例如为500埃的腐蚀速率小于或等于第1层间绝缘膜2的腐蚀速率的氧化膜4。
之后，如图3B所示，在氧化膜4上涂敷光刻胶5。光刻胶经曝光和显影构成与第1层间绝缘膜2上的布线之间的间隔相应的间隔。
如图3C所示，用已构图的光刻胶5作掩模对氧化膜4刻图，使其具有与布线之间间隔相应的间隔。之后，除去光刻胶5。此时，在布线层3上留下有腐蚀布线层3时，作为掩模图形间隔的氧化膜4a。
如图3D所示，用氧化膜4a作掩模腐蚀布线层3。由此布线层3分割成布线3a和3b，同时在布线3a和3b之间形成间隔8。腐蚀第1层间绝缘膜2的表面层直到间隔8的纵横比达到规定值为止。由此，形成带凹槽的层间绝缘膜2a。因此，间隔8的深度大于布线3a和3b的厚度。形成有规定纵横比的间隔8。此时，由于氧化层4a的腐蚀速率小于第1层间绝缘膜2的腐蚀速率，氧化膜4a腐蚀成的长度等于或小于第1层色缘膜2的长度，因此，形成了比氧化膜4a薄的氧化膜4b。
如图3E所示，在以下步骤中，用偏置ECR膜淀积法在间隔8中和氧化膜4b上形成第2层间绝缘膜6，淀积条件例如是，SiH4气，O2气和Ar气的送入速度分别是40sccm，60sccm和70sccm。此时，间隔8、空腔7中形成的第2层间绝缘膜6从低于相当于布线3a和3b的下表面高度的位置伸向高于相当于布线3a和3b上表面高度的位置。按这种方式，在同一层间绝缘膜2a上的布线3a和3b之间形成有空腔7的第2层间绝缘膜6，由此制成半导体器件。
这样制成的半导体器件中，由于空腔7的介电常数小于第2层间绝缘膜6的介电常数，与无空腔的第2层间绝缘膜6的情形相比，从而大大减小了布线3a与3b之间的电容量。为此，减小了布线延迟。
实施例中，调节腐蚀第1层间绝缘膜2的时间周期，并由此确定从低于相当于布线3a和3b下表面高度的位置朝上延伸的间隔。因而肯定能制成大大减小同一层上的布线之间的电容量的半导体器件。
而且，由于用氧化膜4a作掩模腐蚀布线层3和第1层间绝缘膜2，与用光刻胶膜作掩模的常规方法相比，腐蚀选择性更大。因而容易形成有规定纵横比的间隔。
由于用偏压ECR膜淀积法形成第2层间绝缘膜6，因而与用CVD法相比很容易控制空腔7的大小和位置。
用化学-机械抛光法(CMP)使第2层间绝缘膜6的表面平面化时，不改变第2层间绝缘膜6的膜淀积条件，控制第2层间绝缘膜2的腐蚀量，能防止表面抛光后空腔7的上部露在空气中。
实施例中，形成氧化膜4a之后除去光刻胶5，不除去光刻胶5可以腐蚀布线层3。
以下，说明本发明的第2实施例。图4A至4F是展示按本发明第2实施例的半导体器件的制造方法中的工艺步骤的剖视图。在图4A至4F所示实施例中，与第1实施例相同的区域用与第1实施例中相同的参考数字标示，并省去了对这些区域的详细说明。本发明第2实施例中，首先，在己形成有功能器件的半导体衬底1上形成第1层间绝缘膜2，如图4A所示。用溅射法在第1层间绝缘膜2上形成布线层3。例如，布线层3是由厚500埃的TiN膜，在TiN膜上淀积的厚250埃的第1Ti膜，第1Ti膜上淀积的厚4500埃的AlCu膜，和AlCu膜上淀积的厚250埃的第2Ti膜构成的多层结构。之后，在布线层3上形成厚度例如是500埃的腐蚀速率小于或等于第1层间绝缘膜2的腐蚀速率的氧化膜4。
之后，如图4B所示，在氧化膜上涂敷光刻胶5。光刻胶5经曝光和显影形成相当于第1层间绝缘膜2上的布线之间间隔的间隔。
如图4C所示，用已刻图的光刻胶5作掩模对氧化膜4刻图，形成相当于布线之间间隔的间隔。之后，除去光刻胶5。此时，布线层3上留下有腐蚀布线层3时用作掩模图形的间隔的氧化膜4a。
如图4D所示，用氧化膜4a作掩模，用例如Cl2气，BCl3气和CHF3气腐蚀布线层3。由此，把布线层3分割成布线3a和3b，在布线3a和3b之间形成间隔。此时，也腐蚀氧化膜4a，形成比氧化膜4a薄的氧化膜4c。
之后，如图4E所示，用氧化膜4c作掩模，用例如CF4气，CHF3气，Ar气和He气腐蚀第1层间绝缘膜2的表面层，结果，形成有凹槽的第1层间绝缘膜2a。此时，还腐蚀氧化膜4c，形成比氧化膜4c薄的氧化膜4d。因此，在布线3a和3b之间形成有规定纵横比的间隔8。
如图4F所示，按以下步骤，用偏置ECR膜淀积法，在间隔8中和氧化膜4b上形成第2层间绝缘膜6，形成条件例如是，SiH4气，O2气和Ar气的送入速度分别是40sccm，60sccm和70sccm。此时，像第1实施例一样，在间隔8，空腔7中形成从低于相当于布线3a和3b的下表面高度的位置朝高于相当于布线3a和3b的上表面高度的位置延伸的第2层间绝缘膜6。按该方式，在同一第1层间绝缘膜2a上的布线3a与3b之间形成有空腔7的第2层间绝缘膜6。由此制成半导体器件。
实施例中，由于分别进行腐蚀布线层3和腐蚀第1层间绝缘膜2的步骤，选择每个步骤中合适的气体，因此能把每个步骤用的腐蚀条件调节到最好状态，因此，能提高如生产量的生产率。
而且，由于用氧化膜4c作掩模腐蚀第1层间绝缘膜2，容易控制第1层间绝缘膜2的腐蚀量，例如，通过调节腐蚀时间。结果，由于容易形成有规定纵横比的间隔，因而肯定能制成使用一层上的布线之间的电容量大大减小的半导体器件。
因化学-机械抛光法(CMP)使第2层间绝缘膜6的表面平面化时，不用改变第2层间绝缘膜6的膜淀积条件，控制第1层间绝缘膜2的腐蚀量，能防止表面抛光后空腔7的上表面露在空气中，实施例中，虽然形成氧化膜4a后除去了光刻胶5，但不除去光刻胶5也能腐蚀布线层3。
第1和第2实施例中，布线层3腐蚀中用作掩模的氧化膜4中也可以含氮。含氮时，氧化膜4与第1层间绝缘膜2之间的选择性变大。氧化膜中也可以含氟。因为含氟的氧化膜4的介电常数小于不含氟的氧化膜的介电常数。当布线3a与3b之间，和布线3a，3b和第2层间绝缘膜6之间设置含氟氧化膜4时，不仅能减小同一平面上的布线3a与3b之间的电容量，还能减小布线3a和3b和上层布线之间的电容量。
权利要求
1.带有位于布线之间的空腔的半导体器件的制造方法，包括以下工艺步骤在第1层间绝缘膜上形成布线层；在所述布线层上形成氧化膜；对所述氧化膜刻图，形成相当于布线之间间隔的间隔；用所述氧化膜作掩模，腐蚀所述布线层和所述第1层间绝缘膜的表面层，由此形成用所述间隔使其相互隔开的用布线层形成的两条布线；和在所述布线上和其中留有空腔的间隔中形成第2层间绝缘膜。
2.按权利要求1的带有位于布线之间的空腔的半导体器件的制造方法，其中，所述空腔从低于相当于所述布线下表面位置朝高于相当于所述布线上表面高度的位置延伸。
3.按权利要求1的半导体器件的制造方法，其中，所述氧化膜含氮。
4.按权利要求1的半导体器件的制造方法，其中，所述氧化膜含氟。
5.按权利要求1的半导体器件的制造方法，其中，所述布线层包括由TiN膜，所述TiN膜上形成的第1Ti膜，所述第1Ti膜上形成的AlCu膜，和所述AlCu膜上形成的第2Ti膜构成的复合膜。
6.按权利要求1的半导体器件的制造方法，其中，形成所述第2层间绝缘膜的步骤包括，用偏压ECR膜淀积法形成所述第2层间绝缘膜的步骤。
7.按权利要求6的半导体器件的制造方法，其中，用偏压ECR膜淀积法形成所述第2层间绝缘膜的步骤包括用膜淀积法，送入SiH4气，O2气和Ar气形成所述第2层间绝缘膜的步骤。
8.按权利要求1的半导体器件中的制造方法，其中，腐蚀所述布线层和所述第1层间绝缘膜表面层的步骤包括用Cl2气，BCl3气和CHF3气腐蚀所述布线层的步骤。
9.按权利要求1的半导体器件的制造方法，其中，腐蚀所述布线层和所述第1层间绝缘膜表面层的步骤包括用CF4气，CHF3气、Ar气和He气腐蚀所述第1层间绝缘膜表面层的步骤。
10.按权利要求1的半导体器件的制造方法，其中，形成所述布线层的步骤包括用溅射法淀积所述布线层的步骤。
11.按权利要求1的半导体器件的制造方法，还包括以下步骤在形成所述氧化膜和对所述氧化膜刻图的步骤之间，在所述氧化膜上形成光刻胶；和对光刻胶刻图，形成相当于所述布线间间隔的间隔。
12.按权利要求5的半导体器件的制造方法，其中，所述TiN膜厚度为500埃，所述第1Ti膜厚度为250埃，所述AlCu膜厚度为4500埃，所述第2Ti膜厚度为250埃。
13.按权利要求7的半导体器件的制造方法，其中，所述SiH4气、O2气和Ar气的输入速度分别是40sccm，60sccm和70sccm。
全文摘要
在第1层间绝缘膜上形成布线层。在布线层上形成氧化膜。对氧化膜刻图形成相当于布线之间间隔的间隔。之后,用留在布线层上的氧化膜作掩模,腐蚀布线层和第1层间绝缘膜的表面层。此时,用布线层形成用间隔使其相互隔开的两条布线。之后,用偏压ECR膜淀积法,在布线上和间隔中留有空腔的布线之间的间隔中形成第2间绝缘膜。
文档编号H01L21/764GK1183641SQ9711415
公开日1998年6月3日 申请日期1997年11月20日 优先权日1996年11月20日
发明者冈田纪雄 申请人:日本电气株式会社