多栅极晶体管及其制备方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别是涉及一种多栅极晶体管及其制备方法。
【背景技术】
[0002]在先进互补金属氧化物半导体(CMOS)产业中，随着22nm及更小尺寸的到来，为了改善短沟道效应并提高器件的性能，鳍式场效应晶体管(Fin Field-effect transistor,FinFET)由其独特的结构被广泛的采用。
[0003]FinFET是一种金属氧化物半导体场效应管，其结构通常是在绝缘体上硅基片上形成，包括狭窄而独立的硅条，作为垂直的沟道结构，也成为鳍片，在鳍片的两侧有栅极结构。一般而言，FinFET具有更小的器件结构，且性能较好。
[0004]如图1所示，其为现有技术中的一种FinFET的结构示意图，其包括:衬底10、源极11、漏极12、鳍片13及围绕在鳍片13两侧及上方的栅极结构14。这种结构尽管有效的提升了器件的性能，但是业内也逐渐的发现FinFET的诸多缺陷。例如一般情况下，该鳍片13很薄，这就容易导致在生产过程中其稳定性差，受到外界影响时容易产生异常。比如震动等情况下就会导致鳍片13破损，因此，如何改善这一问题，已经极为重要。
【发明内容】
[0005]本发明的目的在于，提供一种多栅极晶体管及其制备方法，由此获得的多栅极晶体管能够克服FinFET器件的不足，并使得器件的迁移率大大提升。
[0006]为解决上述技术问题，本发明提供一种多栅极晶体管的制备方法，包括:
[0007]提供半导体基底，所述半导体基底包括衬底、依次沉积于所述衬底上的栅极氧化层、第一多晶娃层、牺牲氧化层；
[0008]刻蚀所述半导体基底形成通孔，所述通孔贯穿所述牺牲氧化层、第一多晶硅层、栅极氧化层及部分衬底；
[0009]扩张所述通孔位于第一多晶硅层的尺寸；
[0010]在所述通孔的底壁和侧壁上沉积一层隔离氧化层，所述隔离氧化层填充所述通孔位于第一多晶娃层处的扩张的尺寸；
[0011]在所述通孔中沉积第二多晶硅层，从而所述第二多晶硅层形成第二栅极结构，所述第二多晶硅层两侧的第一多晶硅层形成第一栅极结构和第三栅极结构；
[0012]在所述第一栅极结构、第二栅极结构、第三栅极结构两侧形成侧墙；
[0013]在所述第一栅极结构、第二栅极结构、第三栅极结构两侧形成源漏极。
[0014]可选的，对于所述的多栅极晶体管的制备方法，所述通孔高度为20nm-60nm，所述通孔位于所述衬底的高度范围为5nm-20nm。
[0015]可选的，对于所述的多栅极晶体管的制备方法，扩张所述通孔位于第一多晶硅层的尺寸的范围为2nm-8nm。
[0016]可选的，对于所述的多栅极晶体管的制备方法，所述栅极氧化层、第一多晶硅层、牺牲氧化层的宽度相同，且小于所述衬底的宽度。
[0017]可选的，对于所述的多栅极晶体管的制备方法，在刻蚀所述半导体基底形成通孔之前，还包括:
[0018]在所述半导体基底上形成硬掩膜层，所述硬掩膜层覆盖所述衬底及牺牲氧化层。
[0019]可选的，对于所述的多栅极晶体管的制备方法，所述通孔贯穿所述硬掩膜层。
[0020]可选的，对于所述的多栅极晶体管的制备方法，在所述通孔中沉积第二多晶硅层，从而所述第二多晶硅层形成第二栅极结构包括:
[0021]在所述通孔中沉积第二多晶硅层；
[0022]去除所述第一多晶硅层上表面所在平面上方的各层；
[0023]形成覆盖氧化层，所述覆盖氧化层覆盖所述第一多晶硅层、第二多晶硅层及隔离氧化层。
[0024]可选的，对于所述的多栅极晶体管的制备方法，在形成覆盖氧化层之后，在形成侧墙之前，还包括:
[0025]去除所述衬底上的硬掩膜层。
[0026]可选的，对于所述的多栅极晶体管的制备方法，采用干法刻蚀工艺形成所述通孔并扩张所述通孔位于第一多晶硅层的尺寸。
[0027]可选的，对于所述的多栅极晶体管的制备方法，所述源漏极的形成方法包括:
[0028]在所述衬底中形成沟槽；
[0029]进行LDD沉积；
[0030]进行源漏沉积。
[0031]可选的，对于所述的多栅极晶体管的制备方法，所述LDD沉积包括进行掺杂B的硅生长。
[0032]可选的，对于所述的多栅极晶体管的制备方法，所述源漏沉积包括进行梯度掺杂B、P的硅锗生长或者硅碳生长，或者采用源漏离子注入方式形成。
[0033]可选的，对于所述的多栅极晶体管的制备方法，在进行源漏沉积后，还包括:
[0034]对所述半导体基底进行含有N、F、Ar的气浆进行处理。
[0035]相应的，本发明提供一种多栅极晶体管，包括:
[0036]衬底，第一栅极结构、第二栅极结构、第三栅极结构，所述第一栅极结构和第三栅极结构位于所述衬底上，所述第二栅极结构位于所述第一栅极结构和第三栅极结构之间，且部分位于所述衬底中；
[0037]位于所述第一栅极结构、第二栅极结构、第三栅极结构两侧的源漏极。
[0038]可选的，对于所述的多栅极晶体管，所述第二栅极结构位于衬底的高度为5nm_20nmo
[0039]可选的，对于所述的多栅极晶体管，所述第二栅极结构与第一栅极结构和第三栅极结构通过隔离氧化层隔离，所述隔离氧化层的厚度为2nm-8nm。
[0040]与现有技术相比，本发明提供的多栅极晶体管及其制备方法中，形成有包括一部分位于衬底中的第二栅极结构，所述第二栅极结构位于衬底上方两侧分别形成有第一栅极结构和第三栅极结构，从而避免了鳍片结构易破损的情况，同时由于第二栅极结构的一部分位于衬底中，则可以形成有更多的沟道，从而大大的提高器件的反应速度。
【附图说明】
[0041]图1为现有技术中一种FinFET的结构示意图；
[0042]图2为本发明一实施例中多栅极晶体管的制备方法的流程图；
[0043]图3a-图1lb为本发明一实施例中多栅极晶体管的制备方法的过程中器件结构的示意图。
【具体实施方式】
[0044]下面将结合示意图对本发明的多栅极晶体管及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0045]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0046]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0047]本发明的核心思想在于，提供一种多栅极晶体管的制备方法，包括将第二栅极结构的一部分设置于衬底中，所述第二栅极结构位于衬底上方两侧分别形成有第一栅极结构和第三栅极结构，。
[0048]结合上述核心思想，本发明提供的多栅极晶体管的制备方法，包括:
[0049]步骤S101，提供半导体基底，所述半导体基底包括衬底、依次沉积于所述衬底上的栅极氧化层、第一多晶硅层、牺牲氧化层；
[0050]步骤S102，刻蚀所述半导体基底形成通孔，所述通孔贯穿所述牺牲氧化层、第一多晶硅层、栅极氧化层及部分衬底；
[0051]步骤S103，扩张所述通孔位于第一多晶硅层的尺寸；
[0052]步骤S104，在所述通孔的底壁和侧壁上沉积一层隔离氧化层，所述隔离氧化层填充所述通孔位于第一多晶硅层处的扩张的尺寸；
[0053]步骤S105，在所述通孔中沉积第二多晶硅层，从而所述第二多晶硅层形成第二栅极结构，所述第二多晶硅层两侧的第一多晶硅层形成第一栅极结构和第三栅极结构；
[0054]步骤S106，在所述第一栅极结构、第二栅极结构、第三栅极结构两侧形成侧墙；
[0055]步骤S107，在所述第一栅极结构、第二栅极结构、第三栅极结构两侧形成源漏极。
[0056]以下列举所述多栅极晶体管的制备方法的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
[0057]请结合图2-图11b，具体说明本发明的多栅极晶体管的制备方法。其中，图2为本发明一实施例中多栅极晶体管的制备方法的流程图，图3a-图1lb为本发明一实施例中多栅极晶体管的制备方法中器件结构的示意图。
[0058]首先，如图3a_图3c所示，进行步骤S101，提供半导体基底，具体的，图3a为俯视图，图3b为沿A-A’线的剖视图，图3c为沿B-B’方向的视图(即左视图)，所述半导体基底由衬底10、依次沉积于所述衬底10上的栅极氧化层21、第一多晶硅层2、牺牲氧化层23，其中，所述衬底10可以是硅衬底、绝缘体上硅(SOI)衬底等，在本实施例中，优选为SOI衬底。其中，所述栅极氧化层21、第一多晶硅层22及牺牲氧化层23的宽度相同，如图3c所示，所述衬底10的宽度大于所述栅极氧化层21、第一多晶硅层2及牺牲氧化层23的宽度。在其余附图中，未经说明的，皆是在制备过程沿A-A’线的剖视图。
[0059]请参考图4，其为左视图，在所述半导体基底上形成一硬掩膜层24，所述硬掩膜层24覆盖所述衬底及牺牲氧化层23，在一个较优实施例中，所述硬掩膜层可以是氮化硅层。
[0060]请参考图5a，进行步骤S102，刻蚀所述半导体基底形成通孔30，所述通孔30贯穿所述硬掩膜层24、牺牲氧化层23、第一多晶硅层22、栅极氧化层21及部分衬底10 ;为了清楚表明本次通孔30的结构，请参考图5b的俯视图，所述通孔30在宽度方向(即图5b的竖直方向)上完全去除第一多晶硅层。在本实施例中，采用干法刻蚀去除相应的各层以形成所述通孔30。