晶体管的制造方法
【技术领域】
[0001] 本发明涉及半导体器件制造领域，特别涉及一种晶体管的制造方法。
【背景技术】
[0002] 随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低 MOS晶体管栅极的寄生电容、提高器件速度，高K栅介电层与金属栅极的栅极结构被引入到 MOS晶体管中。
[0003] "后栅（Gate-Last) "工艺被广泛地应用于高K栅介电层与金属栅极的制造工艺 中。与"前栅（Gate-First)"工艺相比，后栅工艺制作的器件可以避免源区或漏区退火对晶 体管其他结构的影响。因此采用后栅工艺制作的器件稳定性更高。
[0004] 参考图1至图3,示出了现有技术一种采用后栅工艺的晶体管制造方法的示意图。
[0005] 参考图1，提供半导体衬底100,所述半导体衬底100上形成保护层101，在所述保 护层101上形成伪栅102,在所述伪栅侧壁形成侧墙103,在所述伪栅102之间形成层间介 质层104。
[0006] 参考图2,去除所述伪栅102和保护层101，形成沟槽110。
[0007] 参考图3,向所述沟槽110内填充栅介电层和金属材料，以形成金属栅电极，对所 述晶体管进行平坦化处理，直至露出层间介质层104,形成金属栅。
[0008] 然而，在对上述工艺形成的晶体管检测时发现晶体管易发生失效，成品率低。
【发明内容】
[0009] 本发明解决的问题是提供一种晶体管的制造方法，提高所形成的晶体管的成品 率。
[0010] 为解决上述问题，本发明提供一种晶体管的制造方法，包括：
[0011] 提供半导体衬底；
[0012] 在所述半导体衬底上依次形成保护层、刻蚀阻挡层、伪栅材料层；
[0013] 对伪栅材料层、刻蚀阻挡层和保护层进行第一刻蚀，形成伪栅以及位于伪栅下方 的剩余刻蚀阻挡层和剩余保护层；
[0014] 在所述伪栅之间的半导体衬底上形成层间介质层；
[0015] 去除所述伪栅，形成露出剩余刻蚀阻挡层的凹槽；
[0016] 去除所述凹槽内的剩余刻蚀阻挡层和剩余保护层，露出所述衬底；
[0017] 向露出衬底的凹槽内填充栅介电层和金属材料，形成金属栅极。
[0018] 可选的，所述去除所述伪栅的步骤中，所述刻蚀阻挡层的刻蚀速率小于所述伪栅 的刻蚀速率。
[0019] 可选的，所述刻蚀阻挡层的材料为氮化钛。
[0020] 可选的，形成所述刻蚀阻挡层的方法包括物理气相沉积或原子层沉积。
[0021] 可选的，所述刻蚀阻挡层的厚度在20人到40A的范围内。
[0022] 可选的，所述保护层的材料为氧化硅。
[0023] 可选的，所述保护层的厚度小于8Λ。
[0024] 可选的，所述去除所述凹槽内的剩余刻蚀阻挡层和剩余保护层，露出所述衬底的 步骤包括：对所述凹槽进行第一清洗，去除所述剩余刻蚀阻挡层，露出所述剩余保护层；对 所述凹槽进行第二清洗，去除所述剩余保护层，露出所述衬底。
[0025] 可选的，对所述凹槽进行第一清洗去除所述剩余刻蚀阻挡层，露出所述剩余保护 层的步骤中，所述刻蚀阻挡层的刻蚀速率大于所述保护层的刻蚀速率。
[0026] 可选的，对所述凹槽进行第二清洗去除所述剩余保护层的步骤包括：所述层间介 质层的刻蚀速率大于保护层的刻蚀速率。
[0027] 可选的，对所述凹槽进行第一清洗，去除所述剩余刻蚀阻挡层，露出所述剩余保护 层的步骤包括：采用氨水、双氧水和水的混合溶液对所述凹槽进行所述第一清洗。
[0028] 可选的，对所述凹槽进行第二清洗，去除所述剩余保护层，露出所述衬底的步骤包 括：采用稀释的氢氟酸对所述凹槽进行所述第二清洗。
[0029] 可选的，所述保护层的材料为热氧化形成的氧化物，所述层间介质层的材料为化 学气相沉积形成的氧化物。
[0030] 可选的，对伪栅材料层、刻蚀阻挡层和保护层进行第一刻蚀之后，在所述伪栅之间 填充层间介质层之前，所述制造方法还包括在所述伪栅的侧壁上形成侧墙。
[0031] 可选的，在所述伪栅之间填充层间介质层之后，去除所述伪栅之前，所述制造方法 还包括：采用化学机械研磨使层间介质层表面与伪栅表面齐平。
[0032] 与现有技术相比，本发明的技术方案具有以下优点：
[0033] 本发明晶体管的制造方法在保护层上设置一刻蚀阻挡层，所述保护层和刻蚀阻挡 层共同用作缓冲层，通过设置所述刻蚀阻挡层能够有效地减小保护层的厚度；由于保护层 的厚度得到了有效的减小，在后续保护层的去除过程中，去除保护层所用的时间比较短，可 以避免层间介质层的过度损失。
[0034] 此外，在去除伪栅的工艺中，以所述刻蚀阻挡层作为停止层对伪栅结构进行刻蚀， 可以使去除伪栅的刻蚀能够很好的停止在刻蚀阻挡层上，提高了工艺的可控性，从而减少 了刻蚀形成伪栅的过程中伪栅露出的半导体衬底的损失。
【附图说明】
[0035] 图1至图3是现有技术一种采用后栅工艺的晶体管制造方法的示意图；
[0036] 图4至图10是本发明晶体管的制造方法一实施例各步骤的示意图。
【具体实施方式】
[0037] 有【背景技术】可知，现有技术形成的晶体管易发生失效、成品率低。
[0038] 结合图1至图3示出的现有技术晶体管的制造方法的示意图，分析晶体管失效、成 品率低的原因：
[0039] 参考图1，晶体管保护层101的材料与层间介质层104的材料同为氧化物，在通过 稀释的氢氟酸溶液清洗去除所述保护层101的同时，也会消耗部分厚度的层间介质层104。 而且，由于保护层101和层间介质层104的形成工艺不同（形成保护层101的方法大多为 热氧化工艺，形成层间介质层104的方法大多为化学气相沉积工艺），稀释的氢氟酸溶液对 层间保护层101和层间介质层104的刻蚀速率也不相同，层间介质层104的刻蚀速率远大 于保护层101的刻蚀速率。现有技术中，保护层101在伪栅形成和去除的过程中起到刻蚀 停止的作用，厚度不能太薄，因此在去除保护层101时也会去除较厚的层间介质层104,使 层间介质层104的上表面低于侧墙103的顶部。
[0040] 如图2所示，在伪栅102和保护层101被去除之后，形成沟槽110,之后如图3所 示，在凹槽110中填充栅介电层和金属材料形成金属栅极111。在向凹槽110中填充材料的 同时，栅介电层和金属材料还覆盖了侧墙103的顶部以及侧墙103两侧的层间介质层104。 后续通过平坦化处理，形成金属栅极111后，由于层间介质层104的上表面低于侧墙103的 顶部，因此位于侧墙103两侧的层间介质层104表面还会被金属材料覆盖，从而影响了层间 介质层104的绝缘性，容易导致晶体管失效、良品率降低。
[0041] 为解决所述技术问题，本发明提供一种晶体管的制造方法，包括：
[0042] 提供半导体衬底；
[0043] 在所述半导体衬底上依次形成保护层、刻蚀阻挡层、伪栅材料层；
[0044] 对伪栅材料层、刻蚀阻挡层和保护层进行第一刻蚀，形成伪栅以及位于伪栅下方 的剩余刻蚀阻挡层和剩余保护层；
[0045] 在所述伪栅之间的半导体衬底上形成层间介质层；
[0046] 去除所述伪栅，形成露出剩余刻蚀阻挡层的凹槽；
[0047] 去除所述凹槽内的剩余刻蚀阻挡层和剩余保护层，露出所述衬底；
[0048] 向露出衬底的凹槽内填充栅介电层和金属材料，形成金属栅极。
[0049] 本发明晶体管的制造方法在保护层上设置一刻蚀阻挡层，所述保护层和刻蚀阻挡 层共同用作缓冲层，通过设置所述刻蚀阻挡层能够有效地减小保护层的厚度；由于保护层 的厚度得到了有效的减小，在后续保护层的去除过程中，去除保护层所用的时间比较短，可 以避免层间介质层的过度损失。此外，在去除伪栅的工艺中，以所述刻蚀阻挡层作为停止层 对伪栅结构进行刻蚀，可以使去除伪栅的刻蚀能够很好的停止在刻蚀阻挡层上，提高了工 艺的可控性，从而减少了刻蚀形成伪栅的过程中伪栅露出的半导体衬底的损失。
[0050] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0051] 图4至图10是本发明所提供的晶体管的制造方法一实施例中各个步骤的结构示 意图。
[0052] 参考图4,提供半导体衬底200,在所述半导体衬底200上依次形成保护层201、刻 蚀阻挡层211、伪栅材料层202。
[0053] 所述半导体衬底200是后续工艺的工作平台。所述半导体衬底200的材料选自单 晶硅、多晶硅或者非晶硅；所述半导体衬底200也可以选自硅、锗、砷化镓或锗硅化合物；所 述半导体衬底200还可以选自具有外延层或外延层上娃结构；所述半导体衬底200还可以 是其他半导体材料；所述半导体衬底200还可以为叠层半导体结构，例如Si/SiGe、绝缘体 上硅（SOI)或绝缘体上硅锗（SGOI)。本发明对此不做任何限制。本实施例中所述衬底200 为一般平面的娃衬底。
[0054] 所述保护层201可以在去除刻蚀阻挡层211的过程中，起到保护半导体衬底200 的作用，避免刻蚀工艺对半导体衬底200的损伤。另外，所述保护层201还可避免刻蚀阻挡 层的金属离子与半导体衬底200直接接触引起的器件可靠性方面的问题。
[0055] 所述保护层201材料为氧化物，可以通过对所述半导体衬底200氧化工艺获得，或 者通过化学气相沉积、物理气相沉积、原子层沉积或者炉管的方式形成。本实施例中所述保 护层201的材料为热氧化形成的氧化物。
[0056] 所述保护层的材料可以为氧化硅或氮氧化硅等。除此之外，保护层201的材料也 可以为本领域技术人员公知的其他材料，本发明在此不做限制。
[0057] 所述保护层201的厚度可以小于8人。在后续去除伪栅的刻蚀中，刻蚀阻挡层211 能很好地起到刻蚀停止的作用，因此即使保护层201厚度较小（小于aA )，所述保护层201 和所述刻蚀阻挡层211也能有效保护半导体衬底200,避免刻蚀工艺对晶体管沟道区域造 成的损伤，提商所形成晶体管的性能，进而提商晶体管制造的良品率。
[0058] 所述刻蚀阻挡层211在后续去除伪栅的刻蚀中起到刻蚀停止的作用，使对伪栅的 刻蚀能够停止在刻蚀阻挡层211上。
[0059] 所述刻蚀阻挡层211的材料设置为：在去除所述伪栅的步骤中，所述刻蚀阻挡层 211的刻蚀速率小于所述伪栅的刻蚀速率；并且在后续去除所述刻蚀阻挡层211的清洗过 程中，所述刻蚀阻挡层211的刻蚀速率大于所述保护层201的刻蚀速率。
[0060] 具体的，本实施例中，所述刻蚀阻挡层211的材料为氮化钛。
[0061] 所述刻蚀阻挡层211可以采用物理气相沉积或原子层沉积等方法在所述保护层 201表面形成。
[0062] 需