的目标特征尺寸计算，获得反向刻蚀量。基于所述反向刻蚀量对反向刻蚀工艺的刻蚀时间进行调整。相对于现有的反向刻蚀工艺的刻蚀时间不变的情况，本发明根据反向刻蚀量对反向刻蚀时间进行设置，能够实现通过减少源多晶硅化学机械研磨时间来解决编程串扰失效、增加反向刻蚀时间来解决多晶硅残留的，同时不会减小工艺窗□ (Process window)。
[0037]请参考图3至图5所示的本发明一个实施例的分栅快闪存储器的制造方法剖面结构示意图。
[0038]首先，参考图3，提供半导体基片100，所述半导体基片100上依次形成有耦合氧化层110、浮栅层200及浮栅氮化硅层500，所述浮栅层200内形成有沟槽，所述沟槽内形成有侧墙300，所述沟槽下方的半导体基片100中形成有源极(图中未示出)。所述半导体基片100的材质为硅。
[0039]然后，参考图4，在所述所述侧墙300之间沉积与所述半导体基片100相连的源多晶硅层400，所述源多晶硅层400覆盖所述侧墙300以及所述浮栅氮化硅层500的表面。
[0040]接着，请参考图5，进行化学机械研磨工艺，对所述多晶硅层400进行平坦化以去除部分多晶硅层。所述化学机械研磨工艺的研磨时间可调节。所述化学机械研磨工艺的时间不应过长，以避免造成刻蚀后的源多晶硅层的高度偏小、浮栅多晶硅层的第一个侧墙变矮的等问题。
[0041]为了防止化学机械研磨工艺后的源多晶硅层400残留问题，本发明提出在化学机械研磨工艺之后，增加源多晶硅层400的反向刻蚀时间，以将浮栅氮化硅层500和侧墙300上残留的多晶硅去除，所述反向刻蚀步骤的刻蚀时间X与反向刻蚀的刻蚀量Y呈线性关系，所述反向刻蚀量Y为:化学机械研磨工艺后的多晶硅的特征尺寸(API CD)与反向刻蚀后的多晶硅的目标尺寸(AEI CD)之间的差值，即:反向刻蚀量Y= (API CD-AEI CD) ο
[0042]发明人发现，所述反向刻蚀时间X与反向刻蚀量与偏移量Z之和成正比例，即:Y=ΚΧ-Ζ，其中K为比例系数，其范围为0.003-0.0046，偏移量Z的范围为0.03-0.05，以上刻蚀时间单位为秒，偏移量、反向刻蚀量、特征尺寸的单位为微米，则计算反向刻蚀时间应为:X= (Υ+Ζ)/Κ。在反向刻蚀步骤时，利用反向刻蚀量与反向刻蚀时间的比例关系，合理设置反向刻蚀时间，避免因蚀刻时间过少而引起的多晶硅残留或者反向刻蚀时间过长而引起工艺窗口变小。
[0043]作为一个实施例，所述比例系数为1/0.0038，所述偏移量为0.00396微米。基于所述比例系数和偏移量，当反向刻蚀量大于0.2微米时，认为化学机械研磨设备的研磨量可能过少，需要相关技术人员对化学机械研磨设备以及该半导体基片进行手动处理；当反向刻蚀量大于0.18微米且小于等于0.2微米时，设置反向刻蚀时间为55-61秒，该反向刻蚀时间需要根据反向刻蚀速率进行设置，比如所述反向刻蚀时间可以为58秒；当所述反向刻蚀量大于0.16微米且小于等于0.18微米时，设置反向刻蚀时间为50-56秒，比如该反向刻蚀时间可以为53秒；当反向刻蚀量大于0.14微米小于等于0.16微米时，设置反向刻蚀时间为44-50秒，比如该反向刻蚀时间可以为47秒；当反向刻蚀量大于等于0.12微米且小于0.14微米时，设置反向刻蚀时间为39-45秒，比如该反向刻蚀时间可以为42秒；当反向刻蚀量大于0.1微米且小于等于0.12微米时，设置反向刻蚀时间为34-40秒，比如该反向刻蚀时间可以为37秒。
[0044]经过所述化学机械研磨工艺及及反向刻蚀工艺，形成源多晶硅层400。之后，按照现有技术进行后续工艺步骤，以完成分栅快闪存储器的制作。
[0045]综上，本发明为了解决化学机械研磨时间过长引起的字线高度变矮、长度变短、字线沟道漏电流的问题，利用正向反馈系统，根据反向刻蚀量与反向刻蚀时间的比例关系，合理设置反向刻蚀时间，一方面解决了由于反向蚀刻时间过多而引起的编程串扰失效，另一方面解决了由于反向蚀刻时间过少而引起的多晶硅残留而引起早夭失效的问题。
[0046]因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
【主权项】
1.一种分栅快闪存储器的制造方法，其特征在于，包括: 提供半导体基片，所述半导体基片上依次形成有耦合氧化层、浮栅层及浮栅氮化硅层，所述浮栅层内形成有沟槽，所述沟槽内形成有侧墙； 在所述侧墙之间沉积与所述半导体基片相连的源多晶硅层，所述源多晶硅覆盖所述浮栅氮化硅层以及所述侧墙的表面； 对所述源多晶硅层进行化学机械研磨工艺，在化学机械研磨工艺之后，对所述源多晶硅层进行反向刻蚀，所需要的反向刻蚀时间与反向刻蚀的刻蚀量呈线性关系，所述反向刻蚀量为:化学机械研磨工艺后的多晶硅的特征尺寸与反向刻蚀后的多晶硅的目标尺寸之间的差值。
2.如权利要求1所述的分栅快闪存储器的制造方法，其特征在于，所述反向刻蚀时间与反向刻蚀量与偏移量之差成正比例，所述比例系数范围为1/0.0046-1/0.003，所述偏移量范围为0.03-0.05微米。
3.如权利要求2所述的分栅快闪存储器的制造方法，其特征在于，所述比例系数为1/0.0038，所述偏移量为0.00396微米。
4.如权利要求3所述的分栅快闪存储器的制造方法，其特征在于，所述反向刻蚀量当反向刻蚀量大于0.18微米且小于等于0.2微米时，设置反向刻蚀时间为55-61秒。
5.如权利要求3所述的分栅快闪存储器的制造方法，其特征在于，当所述反向刻蚀量大于0.16微米且小于等于0.18微米时，设置反向刻蚀时间为50-56秒。
6.如权利要求3所述的分栅快闪存储器的制造方法，其特征在于，当反向刻蚀量大于0.14微米小于等于0.16微米时，设置反向刻蚀时间为44-50秒。
7.如权利要求3所述的分栅快闪存储器的制造方法，其特征在于，当反向刻蚀量大于等于0.12微米且小于0.14微米，设置反向刻蚀时间为39-55秒。
8.如权利要求3所述的分栅快闪存储器的制造方法，其特征在于，当反向刻蚀量大于0.1微米且小于等于0.12微米时，设置反向刻蚀时间为34-40秒。
9.如权利要求1所述的分栅快闪存储器的制造方法，其特征在于，所述半导体基片的材质为娃。
10.如权利要求1所述的分栅快闪存储器的制造方法，其特征在于，所述方法还包括:对化学机械研磨工艺之后的源多晶硅的特征尺寸进行测试的步骤。
【专利摘要】本发明提出一种分栅快闪存储器的制造方法，在源多晶硅层化学机械研磨工艺之后，对所述源多晶硅层进行反向刻蚀，所需要的反向刻蚀时间与反向刻蚀的刻蚀量呈线性关系，所述反向刻蚀量为：化学机械研磨工艺后的多晶硅的特征尺寸与反向刻蚀后的多晶硅的目标尺寸之间的差值。本发明提供的分栅快闪存储器的制造方法，在尽可能的减少化学机械抛光时间的同时利用正向反馈系统，一方面解决了由于反向蚀刻时间过多而引起的编程串扰失效，另一方面解决了由于反向蚀刻时间过少而引起的多晶硅残留而引起早夭失效的问题。
【IPC分类】H01L21-336, H01L21-8232
【公开号】CN104576397
【申请号】CN201410668060
【发明人】徐涛, 汤志林, 曹子贵
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月29日
【申请日】2014年11月20日