导体芯片CHPl如图3所示地设置有不同平面尺寸的电极焊盘ro，所以增强了电极焊盘ro布局的灵活性，并且可以实现沿半导体芯片CHPi的周界有效地布置电极焊盘ro。因此，能够减小半导体芯片CHPi的平面尺寸。
[0092]然而，本申请的发明人的进一步研宄揭示，仅仅是简单地布置不同平面尺寸的电极焊盘ro从可靠性的角度来说存在某些问题。例如，作为比较性的示例，图31所示的半导体芯片H2具有在从边Csl起顺序布置的第一行LNl、第二行LN2和第三行LN3中形成的电极焊盘H)，第一行LNl和第二行LN2中的电极焊盘H)的平面面积大于第三行LN3中的电极焊盘ro的平面面积。简而言之，具有相对较大的平面面积的电极焊盘ro被布置得靠近半导体芯片H2的周界。
[0093]由于半导体芯片H2设置有具有不同平面尺寸的电极焊盘H)，所以增强了电极焊盘ro布局的灵活性，并且可以实现沿半导体芯片H2的周界有效地布置电极焊盘ro。
[0094]然而，已经发现当如图1所示地将半导体芯片H2包含在半导体封装PKG中并然后对半导体封装PKG进行加热时，围绕电极焊盘从中暴露的开口 PVk，保护膜PVL变得很容易破裂。还发现这种破裂倾向于围绕电极焊盘ro、特别是形成在第一行LNl中的电极焊盘扩散。
[0095]破裂的可能原因包括以下模型。图10是示出在平面视图中当图1中的半导体封装的温度改变时所产生的力的方向的说明性示意图。图11是示出在横截面视图中当图1中的半导体封装的温度改变时所产生的力的方向的说明性示意图。图12是图10和图11中的力施加到电极焊盘上的示意性放大横截面视图。图13是示出电极焊盘在图12所示的力的作用下变形和破裂的放大横截面视图。图10-图13用箭头示意性地示出了由于半导体封装PKG的温度改变而产生的力FRC。尽管图11是横截面视图，但没有对半导体封装添加阴影线以使得可以清楚地看到力FRC。
[0096]为使用图1所示的半导体封装PKG，有时需要对半导体封装PKG加热。例如，当将半导体封装PKG安装到底座板(未示出)上时，执行称为回流焊接的加热处理以使焊接剂熔融，以便将引线LD电耦合到底座板的端子。作为替代，在某些使用环境下反复地增加和降低半导体封装PKG的温度。这就是影响半导体封装PKG的所谓温度循环加载。
[0097]半导体封装PKG中的温度改变导致半导体封装PKG的构成材料的膨胀或收缩。图10和图11所示的半导体芯片CHPl和树脂体RGN具有彼此不同的热膨胀系数。因此，随着半导体封装PKG的温度改变，半导体芯片CHPl和树脂体RGN的改变(膨胀或收缩)量不会以相同方式改变，导致由热膨胀系数的不同而引起的差异。因此，源自热膨胀系数的不同的力FRC被施加到半导体芯片CHPl与树脂体RGN之间的接触界面。
[0098]随着半导体封装PKG的温度改变而产生的力FRC在从树脂体RGN的周界朝向半导体芯片CHPl的周界的方向上作用，如图10和图11所示。力FRC的大小与从半导体芯片CHPl到树脂体RGN的周界的距离成比例地增加。因此，在平面视图中，对半导体芯片CHPl的周界施加了比对其中心部分更大的力FRC。此外，对拐角(其是半导体芯片CHPl的边的相交)施加了比对周界的其他部分更大的力FRC。
[0099]如图12所示，力FRC朝向电极焊盘H)与树脂体RGN之间的接触界面而作用到电极焊盘上。施加到半导体芯片CHPl的周界的力FRC的大小大于结合图10和图11所描述的。在受到巨大的力FRC的区域中的例如由铝制成的电极焊盘H)由于力FRC的影响而变形。例如，图13所示的电极焊盘ro变形，从而使得其暴露表面在中心凹陷并在周界处由于该凹陷而凸起。
[0100]电极焊盘ro的变形在电极焊盘ro与保护膜PVL之间的接触界面处产生应力。然后，该应力集中在电极焊盘ro与保护膜PVL之间的接触界面中的强度最低的区域上，并导致破裂CLK。
[0101]在图10-图13所述的模型的情况下，电极焊盘ro的体积越大，由力FRC引起的变形量增加的越多，因此随着电极焊盘ro体积的增加而产生更多的破裂CLK。由于电极焊盘PD的厚度全都是相同的，如图5所示，电极焊盘ro的体积可以用电极焊盘ro的平面面积来替代。换言之，电极焊盘H)的平面面积越大，由力FRC引起的变形量增加的越多，因此随着电极焊盘ro平面面积的增加而产生更多的破裂clk。
[0102]基于该研宄结果，本申请的发明人发现了本实施例的配置。具体而言，如图3所示，将具有相对较大的平面面积的电极焊盘ro布置得比具有相对较小的平面面积的电极焊盘ro离半导体芯片CHPi的周界的边Csi更远。换言之，将具有相对较小的平面面积的电极焊盘PDl布置在最靠近边Csl的第一行LNl中。此外，将具有比电极焊盘PDl更大的平面面积的电极焊盘PD2和电极焊盘PD3分别布置在比第一行LNl离边Csl更远的第二行LN2和第三行LN3中。
[0103]尽管在这一实施例中电极焊盘PDl形成在半导体芯片CHPl的周界附近，此处被施加了相对较大的力frc，但电极焊盘roi的平面面积小，从而减少了电极焊盘roi由于力FRC而产生的变形量。因此，可以抑制由电极焊盘PDl的变形引起的破裂CLK的发生(参见图13)。此外，由于具有大的平面面积的电极焊盘PD2和电极焊盘PD3形成为离电极焊盘PDl的周界更远，施加到电极焊盘PD2和电极焊盘PD3的力FRC较小。因此，能够减少由电极焊盘PD2和电极焊盘TO3中的任一个的变形引起的破裂CLK的发生(参见图13)。
[0104]简而言之，本实施例能够抑制保护膜PVL中破裂CLK的发生，从而提高半导体芯片CHPl和包含该半导体芯片CHPl的半导体封装PKG的可靠性。
[0105]顺便提及，如图3和图5所示，在这一实施例中，在电极焊盘H)与半导体芯片CHPl的边Csl之间形成密封环SLR。密封环SLR是由与布线层DL的导电图案CBP相同的金属材料制成的金属图案，并且最上面的布线层DL由与电极焊盘H)相同的材料制成，例如主要包含铝的金属材料。
[0106]然而，根据本申请的发明人的研宄，密封环SLR的金属图案完全被保护膜PVL覆盖，因此并不是暴露的。这种密封环SLR更不容易受到如图12所示的力FRC的影响。因此，密封环SLR能够抵抗在电极焊盘H)中发生的变形。因此，很难围绕密封环SLR形成破裂CLK(参见图13) ο
[0107]如上所述，在这一实施例中如图13所示的布置在第一行中的相应电极焊盘PDl是用来与探针PCT(参见图8)进行接触的测试焊盘。探针是用于对在半导体芯片CHPl之上形成的电路进行电检查的测试端子。由于电极焊盘PDl是测试焊盘，所以用来实现稳定的导线键合的前述约束不会加诸于电极焊盘PDl的平面尺寸。因此，如图3所示，可以使得电极焊盘PDl的平面面积小于用作导线键合焊盘的电极焊盘PD2和PD3的平面面积。简而言之，在这一实施例中，将具有比导线键合焊盘的平面面积更小的平面面积的测试焊盘布置在最靠近半导体芯片CHPl周界的第一行LNl中。因此，这一实施例能够比将导线键合焊盘布置在第一行LNl中的情况更有效地抑制如图13所示的破裂CLK的发生。
[0108]然而，如果每个电极焊盘PDl是测试焊盘，则导线键合焊盘需要电耦合到相应的测试焊盘。在这一实施例中，如图3中的虚线所示，电极焊盘PDl中的每一个电耦合到电极焊盘PD2和电极焊盘Η)3中的任一个。
[0109]在图3所示的示例中，电极焊盘PDl包括电耦合到电极焊盘PD2的多个电极焊盘roia和电耦合到电极焊盘TO3的多个电极焊盘roib。电极焊盘PD3通过相应的导线WRl电耦合到相应的电极焊盘roib。另一方面，电极焊盘PD2通过相应的导线WR2电耦合到相应的电极焊盘H)la。导线WRl中的每一个形成在电极焊盘PD2之间。
[0110]在图3所示的实施例中，比导线WRl短的导线WR2形成在电极焊盘PD2与电极焊盘roia之间。然而，第一行LNl和第二行LN2彼此相邻。因此，在图3的示例的一种修改中，电极焊盘PD2和电极焊盘HHa能够彼此直接耦合，而不需要导线WR2。
[0111]另一方面，布置在第二行LN2中的电极焊盘PD2部署在第一行LNl与第三行LN3之间。为了将电极焊盘PD3与电极焊盘roib电耦合，优选的是在电极焊盘PD3与电极焊盘roib之间提供导线WRl。可以使得导线WRl的宽度小于电极焊盘ro1、电极焊盘PD2和电极焊盘TO3的任何边。因此，能够减轻由于放置导线WRl而引起的可用于电极焊盘ro的空间的减小。
[0112]在图3所示的实施例中，耦合到电极焊盘PD3的电极焊盘roib和耦合到电极焊盘PD2的电极焊盘HHa交替地布置在第一行LNl中。在图3所示的布置中，可以放置电极焊盘ro，使得导线WRi所附接到的每个电极焊盘ro3的周界的部分面向导线WRi所附接到的每个电极焊盘roib的周界的部分。这一布置使得导线WRi可以线性地延伸，从而缩短导线WRl的长度。
[0113]尽管半导体芯片CHPl的上表面CPt的周界包含四条边，并且已经参考图3描述了沿四条边中的一条边Csl布置的电极焊盘组作为代表性的示例，但可以按照与图3所示相同的布局沿图2中的边Cs2、边Cs3和边Cs4布置该电极焊盘组。
[0114]在本实施例中，如图14所示，在布置在第二行LN2中的电极焊盘PD2中，形成在行的端部处的电极焊盘(端部焊盘)PD2e具有与其他电极焊盘PD2不同的形状。图14是图2中的部分B的放大平面视图。图15是图14所示的电极焊盘中的形成于第二行端部处的电极焊盘的、放大比例更大的放大平面视图。尽管图15是平面视图，但为了清楚地区分稍后将描述的部分PTl和部分PT2，使部分PTl和部分PT2具有不同的阴影图案。
[0115]如图15所示，沿半导体芯片CHPl的边Csl布置的电极焊盘PD2包括形成在行的端部处的电极焊盘H)2e。电极焊盘H)2e具有部分PTl，该部分PTl包含在平面视图中沿边Csl延伸的边(焊盘边)PsI。电极焊盘H)2e还具有部分PT2，该部分PT2包含在平面视图中相对于边Csl倾斜的边(倾斜边，焊盘边)PsT，并且部分PT2与部分PTl形成为整体。在图15所示的示例中，在平面视图中，部分PTl是四边形的(具体而言，矩形的)，并且部分PT2是梯形的。
[0116]图15中的电极焊盘H)2e还可以表达如下。沿半导体芯片CHPl的边Csl布置的电极焊盘PD2包括形成在行的端部处的电极焊盘H)2e。电极焊盘H)2e具有在平面视图中沿边Csl延伸的边(焊盘边)Psl。电极焊盘H)2e还具有在平面视图中与边Psl相交的边(焊盘边)Ps2。电极焊盘H)2e还具有边(焊盘边)Ps3，该边Ps3在平面视图中与边Psl相交，面向边Ps2，并沿半导体芯片CHPl的边Cs2延伸(参见图14)。电极焊盘H)2e还具有边(焊盘边)Ps4，该边Ps4在平面视图中与边Ps2相交并且面向边Psl。电极焊盘H)2e还具有在平面视图中与边Ps3和边Ps4相交的边(倾斜边，焊盘边)PsT。边Ps3、边Ps4和边PsT的长度比边Psl短。
[0117]图15中的电极焊盘H)2e还可以表达如下。沿半导体芯片CHPl的边Csl布置的电极焊盘PD2包括形成在行的端部处的电极焊盘H)2e。在平面视图中，电极焊盘H)2e是四边形的形状，四个拐角中有一个是削角的拐角。
[0118]如上面参考图6和图7所述，为了在导线键合过程中确保具有直径DMl为30 μπι或更宽的宽部分BWl的导线BW的稳定耦合，优选的是围绕宽部分BWl提供10 μ m或更宽的间隙。当保护膜PVL中的开口 PVk的平面形状是方形的，如图7所示，则开口 PVk的每个边的优选长度是50 μ m或更长。然而，如图7所示，导线BW的宽部分BWl在平面视图中为圆形。因此，开口 PVk的形状不限于四边形，而是可以是如图15所示的具有一个削角的拐角的四边形，只要能够确保围绕宽部分BWl有10 μ m或更多的间隙。
[0119]优选的是在平面