检查(参见图21)。
[0166]在这一过程中，如参考图8和图9所描述的，使得作为电测试端子的探针PCT与电极焊盘ro进行接触，以对形成于半导体衬底之上的集成电路是否处于正常状态进行电检查。
[0167]在这一实施例中，布置在最靠近器件区的周界的第一行LNl (参见图3)中的电极焊盘roi(参见图3)是测试焊盘。因此，使得探针PCT的末端与电极焊盘PDl接触，如图8所示。为了使得探针PCT与电极焊盘ro之间的接触稳定，沿电极焊盘ro的暴露表面移动探针PCT(称为“划片操作”)，如图8中用箭头示意性地示出的那样，从而使得探针PCT的末端刺入电极焊盘ro中。
[0168]通过划片操作，在电极焊盘roi的暴露表面中压印探测标记CTH，如图9所示。由于在这一实施例中导线并未附接到电极焊盘roi，可以将电极焊盘roi的平面尺寸制成很小。换言之，可以将开口 PVk的开口面积减小到如下程度，S卩，在利用探针PCT进行的划片操作期间，探针PCT不会接触保护膜PVL。另外，开口 PVk的开口面积的减小能够减小电极焊盘roi的平面尺寸。
[0169]另外，电极焊盘PDl的平面尺寸的减小能够抑制由电极焊盘roi的变形引起的破裂CLK的发生(参见图13)。
[0170](晶片分离过程)
[0171]在图16所示的晶片分离过程中，晶片(其中在半导体衬底SS之上形成布线部分SDL和保护膜PVL的组件)被沿图21所示的划片区SCR切割为器件区DVC。
[0172]在这一过程中，例如，通过用旋转类型的切割工具(称为切割机)去除划片区SCR来切割晶片。对用于切割划片区SCR的方法有各种修改。在一种方法中，例如，应用激光束来熔化和切割划片区SCR的材料。另一种方法结合使用激光束和切割机。
[0173]<用于制造半导体封装(半导体器件)的方法>
[0174]下面将简单描述用于制造图1所示的半导体封装PKG的方法。在上述晶片分离过程中对划片区SCR进行切割提供了图2-图5所示的半导体芯片CHP1。
[0175]将半导体芯片CHPl放置在图1所示的裸片焊盘DH)上(图16中的芯片放置过程)，然后将多个导线BW耦合到图2所示的相应电极焊盘PD2和电极焊盘PD3 (导线键合过程)。在导线键合过程之后，围绕图1所示的半导体芯片CHPl和导线BW形成树脂体RGN(密封过程)。在图1所示的示例的情况下，在密封过程之后执行形成多个引线LD的过程以获得图1所示的半导体封装PKG。
[0176]〈修改〉
[0177]本领域技术人员应当进一步理解，尽管本申请的发明人已经对本发明的实施例进行了前述描述，但本发明并不局限于此，在不偏离发明的精神和所附权利要求的范围的情况下，可以进行各种改变和修改。
[0178][第一修改]
[0179]在上述实施例中，图2中的半导体芯片CHPl的上表面CPt的周界包括四条边，并且沿边Cs2、边Cs3和边Cs4的电极焊盘组是以与图3所示那样布置的电极焊盘组相同的布局来布置的。然而，如果将电极焊盘以与图3相同的布局、只沿上表面CPt的周界的四条边之一(只沿图22中的边Csl)布置，如同图22中的半导体芯片CHP2那样，也是没有问题的。图22是对应于图2的一种修改的平面视图。
[0180]图22中的半导体芯片CHP2具有多个电极焊盘组，其电极焊盘沿上表面CPt的周界的四条边中的边Cs2、边Cs3和边Cs4布置在单一的行中。其他配置与根据前述实施例的半导体芯片CHPl相同。
[0181]半导体芯片CHP2具有形成于其上的多个电路，因此必要电极的数量根据电路类型而变化。因此，依赖于电路的布局，沿四条边之一(图22中的边Csl)布置的电极焊盘PD的数量有时可能变得比沿其他边布置的电极焊盘ro的数量大非常多，如在半导体芯片CHP2中所示的那样。
[0182]在此情况下，通过沿边Csl以前述实施例中所述的方式布局数量很大的电极焊盘PD，能够减小半导体芯片CHP2的平面尺寸。此外，如果具有小的平面面积的电极焊盘roi被布置在半导体芯片CHP2周界的附近，则能够减少由包含半导体芯片CHP2的半导体封装的温度改变引起的电极焊盘roi的变形。因此，能够抑制由电极焊盘roi的变形引起的破裂CLK的发生(参见图13)。
[0183][第二修改]
[0184]在前述实施例中，在平面视图中电极焊盘ro是四边形的，除了形成在行的端部处的电极焊盘ro2e之外，如图14和图15所示。然而，如同图23和图24所示的半导体芯片CHP3，电极焊盘H)2、PD3可以成形为在平面视图中四个拐角中有一个是削角的拐角的四边形。
[0185]图23是对应于图3的一种修改的放大平面视图。图24是图23中的电极焊盘的某一些的放大比例更大的放大平面视图。尽管图24是平面视图，但为了清楚地区分稍后将描述的部分PTl和部分PT2，使部分PTl和部分PT2具有不同的阴影图案。
[0186]图23和图24中的半导体芯片CHP3与图3中的半导体芯片CHPl在多个电极焊盘PD中的电极焊盘PD2和电极焊盘PD3的平面形状以及开口 PVk的形状上不同。其他配置与根据该实施例的半导体芯片CHPl的配置相同。
[0187]如图24所示，半导体芯片CHP3具有沿边Cs I布置的多个电极焊盘PD2和多个电极焊盘TO3，并且电极焊盘PD2和TO3中的每一个具有部分PTl，该部分PTl包含在平面视图中沿边Cs I延伸的边(焊盘边)Ps I。此外，电极焊盘PD2和TO3中的每一个具有部分PT2，该部分PT2包含在平面视图中相对于边Csl倾斜的多条边(倾斜边，焊盘边)PsT，并且部分PT2与部分PTl形成为整体。在图24所示的示例中，在平面视图中，部分PTl是四边形的(具体而言，矩形的)，部分PT2是梯形的。
[0188]图24中所示的电极焊盘PD2和电极焊盘PD3还可以表达如下。沿半导体芯片CHP3的边Csl布置的电极焊盘PD2和PD3中的每一个包括具有在平面视图中沿边Csl延伸的边(焊盘端部边)Psl。电极焊盘PD2和PD3中的每一个还具有在平面视图中与边Psl相交的边(焊盘边)Ps2。电极焊盘PD2和PD3中的每一个具有边(焊盘边)Ps3，该边Ps3在平面视图中与边Psl相交、面向边Ps2并沿半导体芯片CHP3的边Cs2延伸(参见图14)。电极焊盘PD2和TO3中的每一个具有边(焊盘边)PsT,该边PsT在平面视图中与边Ps2相交并且相对于边Psl倾斜。电极焊盘PD2和TO3中的每一个具有边(焊盘边)PsT，该边PsT在平面视图中与边Ps3相交并且相对于边Psl倾斜。另外，各边PsT的长度比边Psl短。
[0189]图24中所示的电极焊盘PD2和电极焊盘PD3还可以表达如下。沿半导体芯片CHP3的边Cs I布置的电极焊盘PD2和TO3中的每一个具有四边形的形状，其中在平面视图中四个拐角中有两个或更多(在图24中是两个)是削角的拐角。
[0190]在半导体芯片CHP3中，电极焊盘PD2的倾斜边PsT中的每一个和电极焊盘PD3的倾斜边PsT中的每一个形成为面向彼此。因此，如图23所示，在平面视图中，第二行LN2与第三行LN3部分重叠。根据该修改，与图3中的半导体芯片CHPl相比，可以进一步减小用于布置电极焊盘H)的空间。
[0191][第三修改]
[0192]在前述实施例中，沿半导体芯片CHPl的周界的边将多个电极焊盘H)布置在三行中。然而，电极焊盘ro沿其布置的行的数量可以以各种方式进行修改。例如，图25中的半导体芯片CHP4具有沿边Csl布置在四行中的电极焊盘H)。
[0193]图25是对应于图3的另一种修改的放大平面视图。图26是在图25中所示的行的端部处形成的电极焊盘的放大平面视图。图27是对应于图26的一种修改的放大平面视图。尽管图27是平面视图，为了清楚地区分稍后稍后将描述的部分PTl和部分PT2，使部分PT I和部分PT2具有不同的阴影图案。
[0194]在平面视图中，图25中的半导体芯片CHP4的电极焊盘H)包括形成在比第三行LN3离边Csl更远的第四行LN4中的多个电极焊盘(第四行电极焊盘)PD4。
[0195]如图25所示，每个电极焊盘PDl的面积小于每个电极焊盘Η)4的面积。换言之，具有相对较小的平面面积的电极焊盘PDl形成在半导体芯片CHP4的周界的附近。因此，能够减少由包含半导体芯片CHP4的半导体封装的温度改变引起的电极焊盘HH的变形。因此，能够抑制由电极焊盘roi的变形引起的破裂CLK的发生(参见图13)。
[0196]在图25的示例中所示的多个电极焊盘H)中，布置在第一行中的电极焊盘PDl是在前述实施例中所描述的测试过程期间使得探针PCT(参见图8)与之接触的测试焊盘。另一方面，电极焊盘H)2、PD3, PD4是在〈用于制造半导体封装(半导体器件)的方法 > 章节中所描述的导线键合过程期间导线BW所附接到的导线键合焊盘(参见图6)。
[0197]因此，电极焊盘roi包括经由导线WRl电耦合到电极焊盘PD3的电极焊盘H)lb、经由导线WR2电耦合到电极焊盘PD2的电极焊盘roia以及经由导线WR3电耦合到电极焊盘PD4的电极焊盘roic。
[0198]此外，在相邻的电极焊盘PD3之间和相邻的电极焊盘PD2之间形成导线WR3，以将电极焊盘ro4电耦合到电极焊盘roic。因此，导线WR3可以线性地形成。
[0199]如图26所示，将放置在行端部处的电极焊盘H)的导线WR3形成为具有弯曲部分，以便增加每行的电极焊盘数量。因此，可以根据电极焊盘ro的布置来对导线WR3进行布线。
[0200]在图26所示的示例中，在平面视图中，放置在各行端部处的电极焊盘H)2e、PD3e、HMe是四边形的。然而，如同图27中的半导体芯片CHP5，放置在行端部处的电极焊盘H)2e和H)3e可以成形为在平面视图中四个拐角中有一个是削角的拐角的四边形。
[0201]如图27所示，电极焊盘H)2e中的每一个形成在电极焊盘PD2沿半导体芯片CHP5的边Csl布置的行的端部处以及形成在电极焊盘PD2沿边Cs2布置的行的端部处。电极焊盘H)2e包括部分PTl，每个部分PTl包含在平面视图中沿边Csl或边Cs2延伸的边Psl。此夕卜，电极焊盘H)2e包括部分PT2，每个部分PT2包含在平面视图中相对于边Csl或边Cs2倾斜的边PsT，并且部分PT2与部分PTl形成为整体。在图27所示的示例中，在平面视图中，部分PTl是四边形的(具体而言，矩形的)，部分PT2是梯形的。
[0202]此外，电极焊盘H)3e中的每一个形成在电极焊盘PD3沿半导体芯片CHP5的边Csl形成的行的端部处以及形成在电极焊盘PD3沿边Cs2形成的行的端部处。电极焊盘H)3e包括部分PT1，每个部分PTl包含在平面视图中沿边Csl或边Cs2延伸的边Psl。此外，电极焊盘H)3e包括部分PT2，每个部分PT2包含在平面视图中相对于边Csl或边Cs2倾斜的边PsT，并且部分PT2与部分PTl形成为整体。在图27所示的示例中，在平面视图中，部分PTl是四边形的(具体而言，矩形的)，部分PT2是梯形的。
[0203]相邻电极焊盘H)2e布置为使得它们的倾斜边PsT面向彼此。相邻电极焊盘H)3e布置为使得它们的倾斜边PsT面向彼此。根据这一修改的布置防止了相邻电极焊盘ro2e之间或相邻电极焊盘H)3e之间的接触，而不需要如参考图14和图15的实施例中所描述的那样减少电极焊盘PD2和电极焊盘Η)3的数量。
[0204]除了前述区别以外，图25和图26所示的半导体芯片CHP4和图27所示的半导体芯片CHP5与根据该实施例的半导体芯片CHPl是相同的，因此不再进行重复描述。
[0205][第四修改]
[0206]在上述实施例中，用于导线键合的电极焊盘ro和用于测试的电极焊盘ro以一对一的关系电耦合。然而，一种修改可以允许多个测试电极焊盘ro