[0074]其中，形成硅外延层102的方法可以为外延生长法或其他合适的方法。在图1D中，位于岛状绝缘层101下方的“虚线”，用于示意硅外延层102与第一半导体衬底100的界限，实际结构中可能并不存在这样明显的界限。
[0075]在本实施例中，硅外延层102的材料可以与第一半导体衬底100相同，也可以与第一半导体衬底100不相同。优选地,娃外延层102与第一半导体衬底100的材料相同。此夕卜，为了表述的简要，在某些情况下，可以将硅外延层102视为第一半导体衬底100的一部分。
[0076]步骤A4:通过刻蚀在硅外延层102内形成位于岛状绝缘层101上方的沟槽1021，暴露出岛状绝缘层101，如图1E所示。也就是说，沟槽1021的底壁为岛状绝缘层101。
[0077]可选地，在对硅外延层102进行刻蚀以形成沟槽1021的过程中，采用光学对准的方法进行刻蚀。
[0078]示例性地，步骤A4包括如下步骤:
[0079]步骤A401:在硅外延层102的表面形成在岛状绝缘层101的上方具有开口的第二硬掩膜层。
[0080]其中，第二硬掩膜层可以为氮化硅或其他合适的材料。形成第二硬掩膜层的方法可以包括:在硅外延层102的表面形成氮化硅层；选择性去除氮化硅层位于岛状绝缘层101上方的部分，以形成第二硬掩膜层。
[0081]步骤A402:以第二硬掩膜层为掩膜进行刻蚀，去除硅外延层102位于第二硬掩膜层的开口位置的部分，以形成沟槽1021。
[0082]步骤A403:去除所述第二硬掩膜层。
[0083]在本实施例中，由于岛状绝缘层101的存在，可以比较精确地控制沟槽1021的位置和深度，保证后续形成的埋入式绝缘层具有良好的形貌。
[0084]步骤A5:在第一半导体衬底100的第一表面形成覆盖岛状绝缘层101 (S卩，覆盖沟槽1021)与硅外延层102的第一绝缘粘接层103，并提供第一表面形成有第二绝缘粘接层201的第二半导体衬底200，通过第一绝缘粘接层103与第二绝缘粘接层201将第一半导体衬底100与第二半导体衬底200接合，形成SOI衬底，如图1F所示。
[0085]其中，第一绝缘粘接层103的材料可以为氧化物或其他合适的材料；第二绝缘粘接层201的材料可以为氧化物或其他合适的材料。优选地，岛状绝缘层101、第一绝缘粘接层103和第二绝缘粘接层201的材料相同。进一步优选地，岛状绝缘层101、第一绝缘粘接层103和第二绝缘粘接层201均为氧化物。
[0086]在形成的SOI衬底中，第二半导体衬底200作为承载衬底，岛状绝缘层101、第一绝缘粘接层103、第二绝缘粘接层201共同构成埋入式氧化物层(Β0Χ)，第一半导体衬底100(包括硅外延层102)作为位于BOX之上的单晶硅衬底。显然，形成的SOI衬底中，位于BOX之上的单晶硅衬底(第一半导体衬底)在第一区域的厚度薄于其他区域(例如第二区域)的厚度，即，位于BOX之上的单晶硅衬底在不同区域具有不同的厚度，如图1F所示。
[0087]可选地，在第一半导体衬底100的第一表面形成覆盖岛状绝缘层101与娃外延层102的第一绝缘粘接层103之后，还可以包括对第一绝缘粘接层103进行平坦化的步骤。
[0088]在本实施例中，也可以省略第二绝缘粘接层201，直接由第一绝缘粘接层103将第一半导体衬底100与第二半导体衬底200接合在一起。此外，除了第一绝缘粘接层与第二绝缘粘接层之外，在第一半导体衬底100与第二半导体衬底200之间还可以根据需要形成其他膜层，在此并不进行限定。
[0089]步骤A6:从第一半导体衬底100的第二表面对第一半导体衬底100进行减薄处理，去除第一半导体衬底100高于所述减薄停止层1001的部分。其中，第二表面是与第一半导体衬底100的第一表面相对的表面。
[0090]其中，减薄处理的方法，可以为刻蚀法，可以为化学机械抛光法(CMP)，也可以为其他合适的方法。
[0091]优选地，在减薄处理的过程中，减薄停止层1001 —并被去除，如图1G所示。其中，减薄停止层1001的作用在于，可以对减薄去除的厚度进行精确控制。如果减薄工艺自身可以比较精确地控制减薄厚度，也可以不形成减薄停止层1001。
[0092]可选地，在第一半导体衬底100的厚度满足要求的情况下，也可以不对第一半导体衬底100进行减薄处理(即，省略步骤A6)。
[0093]至此，完成了本实施例的SOI衬底的制造方法的一种示例性方法的相关步骤的介绍。后续还可以包括其他步骤，例如:在步骤A6之后还可以包括步骤A7:对第一半导体衬底100进行倒角处理，以保证在加工端面时不容易产生破坏性的崩口。
[0094]本实施例的SOI衬底的制造方法，可以制备位于埋入式绝缘层(BOX)之上的第一半导体衬底(通常为单晶硅衬底，也可以为其他硅衬底)在不同区域具有不同厚度的SOI衬底。因此，可以将对位于BOX之上的第一半导体衬底具有不同厚度要求的不同类型的晶体管在同一 SOI衬底上制造，与现有技术中在不同SOI衬底上分别制备不同类型的晶体管并通过芯片级封装制备半导体器件相比，可以减小制得的半导体器件的尺寸，提高半导体器件的性能，并降低封装成本。
[0095]图2示出了本发明实施例提出的一种SOI衬底的制造方法的一种示意性流程图，用于简要示出该制造方法的典型流程。具体包括:
[0096]步骤SlOl:提供第一半导体衬底，在所述第一半导体衬底的第一表面形成位于第一区域的岛状绝缘层；
[0097]步骤S102:形成覆盖所述岛状绝缘层以及所述第一半导体衬底的第一表面的其他区域的硅外延层；
[0098]步骤S103:通过刻蚀在所述硅外延层内形成位于所述岛状绝缘层上方的沟槽，暴露出所述岛状绝缘层；
[0099]步骤S104:形成覆盖所述岛状绝缘层以及所述硅外延层的第一绝缘粘接层，在所述第一半导体衬底的第一表面接合作为承载衬底的第二半导体衬底。
[0100]实施例二
[0101]本实施例提供一种SOI衬底，可以采用实施例一所述的SOI衬底的制造方法制造。
[0102]如图3所示，本实施例的SOI衬底，包括第一半导体衬底100、第二半导体衬底200以及位于所述第一半导体衬底100与所述第二半导体衬底200之间的埋入式绝缘层300。其中，所述第一半导体衬底100用于形成半导体器件，所述第二半导体衬底200作为承载衬底。在本实施例中，所述第一半导体衬底100在至少一个区域的厚度小于其他区域的厚度。例如，如图3所示，第一半导体衬底100在第一区域的厚度小于其他区域(例如第二区域)。
[0103]进一步地，所述第二半导体衬底200在SOI衬底的各个区域的厚度相同，所述埋入式绝缘层300在所述至少一个区域(例如图3所示的第一区域)延伸入所述第一半导体衬底100，如图3所示。
[0104]示例性地，埋入式绝缘层300包括位于所述第一半导体衬底100内的岛状绝缘层101、覆盖所述第一半导体衬底的第一表面与所述岛状绝缘层101的第