>[0034]这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0035]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0036]实施例一
[0037]下面，参照图1来描述本发明实施例提出的半导体器件的结构。其中，图1为本发明实施例的一种半导体器件的结构的示意性剖视图。
[0038]如图1所示，本发明实施例的半导体器件包括:第一半导体衬底100、位于第一半导体衬底100上表面一侧的第一组器件101、第一互连结构102和覆盖所述第一互连结构102的绝缘层103，其中所述第一组器件101包括位于所述第一半导体衬底100的上表面且与所述第一组器件101的连接端子(例如:源极或漏极)相接触(连接)的金属硅化物1011 ；还包括位于所述第一半导体衬底100内且靠近所述第一半导体衬底100的下表面一侧的接触孔以及位于该接触孔内的金属插塞105，其中所述金属插塞105的上端与所述金属硅化物1011相连接。
[0039]其中，第一组器件101可以为晶体管(例如NMOS器件、PMOS器件、CMOS器件)，还可以为其他任何可行的器件；并且，“第一组器件”并不限定为某种特定的器件，而是可以包括多种不同类型的器件。第一互连结构102主要包括金属层(例如:Μ1、Μχ等)等结构，其主要作用是实现在第一半导体衬底100上表面一侧的第一组器件101之间的连接以及第一组器件101与外界的连接。关于第一组器件101与第一互连结构102等的位置关系，可以参考图1以及本领域的常识，此处不再赘述。
[0040]示例性地，第一组器件101为晶体管，金属硅化物1011位于所述晶体管的源极和漏极之上并与所述源极和漏极相接触，如图2A所示。
[0041]其中，第一半导体衬底100内还可以具有减薄停止层1001，如图1所示。
[0042]进一步的，本实施例的半导体器件还包括位于第一半导体衬底100内的硅通孔(TSV) 106、位于第一半导体衬底100的下表面一侧的第二组器件107以及第二互连结构108，如图1所示。其中，金属插塞105的下端与第二组器件的连接端子或第二互连结构相连接。在本实施例中，第二组器件107可以为集成无源器件(iro)，可以为MEMS器件，还可以晶体管等其他类型的器件，在此并不进行限定
[0043]进一步的，本实施例的半导体器件还包括位于第一半导体衬底100的下表面一侧的焊盘109以及位于焊盘109之上的保护层110，如图1所示。
[0044]本实施例的半导体器件，在第一半导体衬底100的上下两个表面分别形成第一组器件和第二组器件，因而可以提高器件的集成度。并且，由于位于第一半导体衬底的下表面一侧的接触孔内的金属插塞105通过金属硅化物1011与第一组器件的连接端子相连接，而金属硅化物1011的电阻较小，因此可以在一定程度上减小金属插塞与连接端子的接触电阻，进而减小RC延迟，提高半导体器件的性能。
[0045]实施例二
[0046]下面，参照图2A-图2D以及图3来描述本发明实施例提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图2A至2D为本发明实施例的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖视图；图3为本发明实施例的一种半导体器件的制造方法的一种示意性流程图。
[0047]本发明实施例的半导体器件的制造方法，用于制造实施例一所述的半导体器件，具体包括如下步骤:
[0048]步骤Al:提供第一半导体衬底100，在第一半导体衬底100的上表面(也可称为“正面”)一侧形成第一组器件101、第一互连结构102和覆盖所述第一互连结构102的绝缘层103，其中所述第一组器件101包括位于所述第一半导体衬底100的上表面且与所述第一组器件101的连接端子(例如:源极或漏极)相连接的金属硅化物1011，如图2A所示。
[0049]在本实施例中，第一组器件101可以为晶体管(例如NMOS器件、PMOS器件、CMOS器件)，还可以为其他任何可行的器件；并且，“第一组器件”并不限定为某种特定的器件，而是可以包括多种不同类型的器件。其中，金属硅化物1011主要用于减小后续从第一半导体衬底100的下表面(也成为“背面”)形成的接触孔的接触电阻。
[0050]示例性地，第一组器件101为晶体管，金属硅化物1011位于所述晶体管的源极和漏极之上并与所述源极和漏极相接触(连接)，如图2A所示。
[0051]在本实施例中，绝缘层103的材料一般为氧化物。第一互连结构102主要包括金属层(例如:Μ1、Μχ等)等结构，其主要作用是实现在第一半导体衬底100上表面一侧的第一组器件101之间的连接以及第一组器件101与外界的连接。关于第一组器件101与第一互连结构102等的位置关系，可以参考图2A以及本领域的常识，此处不再赘述。
[0052]在本实施例中，第一半导体衬底100内还可以具有减薄停止层1001，如图2A所示。其中，减薄停止层101可以采用氧化物(B卩，氧化硅)或其他合适的材料。当然，第一半导体衬底100内也可以不包括减薄停止层1001。为了更完整的介绍本实施例，以下以第一半导体衬底100内具有减薄停止层1001为例进行说明。
[0053]步骤A2:在第一半导体衬底100的上表面一侧接合用于作为承载衬底(carriersubstrate)的第二半导体衬底104,如图2B所示。
[0054]示例性地，第二半导体衬底104通过粘合层与位于第一半导体衬底100上表面一侧的绝缘层103粘合。其中，在接合第二半导体衬底104之前，还可以包括对绝缘层103进行化学机械抛光(CMP)的步骤。
[0055]步骤A3:对第一半导体衬底100的下表面一侧进行减薄处理，在所述第一半导体衬底100内靠近下表面的一侧形成位于所述金属硅化物1011下方的接触孔以及位于所述接触孔内的金属插塞105，其中所述金属插塞105的上端与所述金属硅化物1011相连接，如图2C所示。
[0056]由于接触孔内的金属插塞105与金属娃化物1011相连接(即，金属插塞105通过金属硅化物1011与连接端子相连接)，而金属硅化物1011的电阻较小，因此可以在一定程度上减小金属插塞与连接端子的接触电阻。示例性地，在图2C中，金属硅化物1011下方为晶体管的源极和漏极，金属硅化物1011的存在使得金属插塞105与源极(或漏极)的接触电阻减小。在本实施例中，金属硅化物1011还可以为接触孔内的金属插塞105与位于第一半导体衬底100的上表面的其他连接端子提供导电接触，以减小接触电阻，进而减小RC延迟。
[0057]其中，当第一半导体衬底100中形成有减薄停止层1001时,优选使得减薄工艺停止于减薄停止层1001之上，即，第一半导体衬底100的下表面一侧位于减薄停止层1001之上的部分被完全去除，如图2C所示。
[0058]步骤A4:在第一半导体衬底100内形成硅通孔(TSV) 106，并在第一半导体衬底100的下表面一侧形成第二组器件107以及第二互连结