具有单侧基板设计的半导体封装及其制造方法
【专利说明】具有单侧基板设计的半导体封装及其制造方法
[0001]本申请是申请日为2011年3月3日且发明名称为“具有单侧基板设计的半导体封装及其制造方法”的中国发明专利申请201110050611.3的分案申请。
技术领域
[0002]本发明涉及一种半导体元件封装及其制造方法，且特别是涉及一种具有单侧基板设计的半导体元件封装及其制造方法。
【背景技术】
[0003]集成电路(IC)封装技术在电子产业中扮演着重要角色。随着轻质、紧密性及高效率已变为消费者电子元件及通信产品的典型要求，芯片封装应提供优良电特性、较小总体积及大量I/o埠。此等芯片封装中使用的基板常具有可使用线路(traces)及/或通孔(vias)电连接的多个金属层。随着芯片封装的尺寸减小，此等用于连接多个金属层的线路及通孔可变得更小且更紧密间隔，此可增加集成电路封装工艺的成本及复杂性。因此，需要开发出一种基板，其具有薄构型、通过较不复杂的工艺进行制造、适于大量生产，且可以高生产良率生产。亦需要开发出包括所述基板的对应封装，以及所述基板及所述对应封装的制造方法。
[0004]正是对照已知技术才需要开发出本文描述的半导体封装及相关方法。
【发明内容】
[0005]本发明的示例有关于一种半导体封装。在实施例中，半导体封装包括基板单元、管芯以及封装主体。基板单元包括:(I)具有上表面的第一图案化导电层；(2)配置于第一图案化导电层的上表面的第一介电层，第一介电层暴露出第一图案化导电层的一部分以形成多个第一接触垫；(3)位于第一图案化导电层下方且具有下表面的第二图案化导电层；(4)位于第一图案化导电层与第二图案化导电层之间的第二介电层，其中第二介电层定义出多个从第一图案化导电层延伸至第二图案化导电层的开口，且其中第二图案化导电层包括多个被第二介电层所暴露出的第二接触垫；以及(5)多个导电凸块，每一导电凸块经由位于第二介电层中对应的一个开口自第一图案化导电层延伸至对应的一个第二接触垫，且每一导电凸块填充于位于第二介电层中对应的依各开口。至少其中的一个导电凸块定义出凹槽。管芯电性连接至第一接触垫。封装主体覆盖第一图案化导电层与管芯。
[0006]本发明的另一示例有关于一种基板的制作方法。在实施例中，此方法包括:(I)提供具有上表面与下表面的承载器，且形成邻近承载器的上表面的第一金属层；(2)形成多个至第一金属层垂直延伸的第一导电块，每一第一导电块具有上表面；(3)形成定义出多个第一开口的第一介电层，每一第一开口暴露出对应的一个第一导电块的上表面的一部分；(4)形成第一导电凸块以及第一图案化导电层，每一第一导电凸块从对应的一个第一导电块延伸至第一图案化导电层，并填充于对应的一个第一开口 ；以及(5)移除承载器以暴露出第一金属层。
[0007]本发明的另一示例有关于一种半导体封装的制作方法。在实施例中，此方法包括:
(I)提供基板，其包括(a)金属层；(b)多个形成邻近金属层的导电块，每一导电块具有上表面；(C)定义出开口的介电层，每一开口暴露出对应的一个导电块的上表面的一部分；(d)图案化导电层；以及(e)多个导电凸块，每一导电凸块从对应的一个导电块延伸至图案化导电层，并填充于对应的一个开口 ；(2)电性连接芯片至图案化导电层；(3)形成封装主体覆盖介电层与管芯；以及(4)移除金属层以暴露出导电块。
[0008]本发明的其他示例及实施例。以上概述及以下详细描述并非意欲将本发明限于任何特定实施例，而是仅意在描述本发明的一些实施例。
【附图说明】
[0009]图1为本发明的实施例的一种半导体封装的剖面示意图。
[0010]图2为本发明的实施例的一种半导体封装的剖面示意图。
[0011]图3为本发明的实施例的一种半导体封装的剖面示意图。
[0012]图4为本发明的实施例的一种半导体封装的剖面示意图。
[0013]图5为本发明的实施例的一种半导体封装的剖面示意图。
[0014]图6为本发明的实施例的一种半导体封装的剖面示意图。
[0015]图7为本发明的实施例的一种半导体封装的剖面示意图。
[0016]图8为本发明的实施例的一种半导体封装的剖面示意图。
[0017]图9为本发明的实施例的一种半导体封装的剖面示意图。
[0018]图10为本发明的实施例的一种半导体封装的剖面示意图。
[0019]图1lA至图1lY为本发明的实施例的一种半导体封装的制作方法的剖面示意图。
[0020]图12为本发明的实施例的一种半导体封装的剖面示意图。
[0021]图13为图12的半导体封装的俯视示意图。
[0022]为更好地理解本发明的一些实施例的性质及目的，应参考结合附图作出的以下详细描述。在附图中，除非上下文另外清楚地规定，否则相同参考标号表示相同元件。
[0023]附图标记说明
[0024]100、200、300、400、500、600、700、800、900、1000、1200:半导体封装
[0025]102,302:管芯
[0026]104、204:基板单元
[0027]106:封装主体
[0028]110、210、610、710、810、910、1146、1210:图案化导电层
[0029]112、142、146、1102、1120、1121:上表面
[0030]114、1110、1111:导电块
[0031]116、134、144、234、1104:下表面
[0032]118、124、218、228、424、524、624、724、1148、1149、1156:介电层
[0033]120、402、502、611、711、811、911、1107a、1107b、1109a、1109b、1124a、1124b、1126a、1126b、1130a、1130b、1132a、1132b、1140、1141:开口
[0034]122、122a、222a、222b、622、722、822、922、1137a、1137b:导电凸块
[0035]126,226a,226b:第一接触垫
[0036]130、130a、230、230a、230b:第二接触垫
[0037]133:电性接点
[0038]136:焊线
[0039]138:主动表面
[0040]140、940:管芯粘着层
[0041]141:底胶
[0042]148、248b、249:线路
[0043]150:厚度
[0044]214、1103、1105、1116、1117、1122、1123、1128、1129、1142、1142，,1144:导电层
[0045]227、1150:表面处理层/电镀层
[0046]335:熔融导电凸块
[0047]723、823、923:凹槽
[0048]1100:承载器
[0049]1106、1108、1138、1139:光致抗蚀剂层
[0050]1112、1114、1134、1136:层
[0051]1152:基板
[0052]1154:模制结构
[0053]1158、1160:虚线
[0054]623:凹槽
[0055]1162、1164、1166、1168:阻障层
[0056]1110a、Illla:第一部分
[0057]IllObUlllb:第二部分
[0058]1190:玻纤
[0059]1112a:第一开口
[0060]1180、1181:种子层
[0061]1182a、1182b:部分
[0062]1172:厚度
[0063]1250:接地层
【具体实施方式】
[0064]首先，请先参考图1，其说明本发明的实施例的一种半导体封装的剖面示意图。半导体封装100包括管芯102、基板单元104以及封装主体106。基板单元104包括具有上表面112的图案化导电层110以及具有下表面116的一或多个导电块114。图案化导电层110横向延伸于基板单元104内。基板单元104亦包括介于图案化导电层110与导电块114之间的介电层118。介电层118具有下表面134。介电层118定义出多个从图案化导电层110延伸至导电块114的开口 120。每一导电凸块122经由对应的一个开口 120从图案化导电层110延伸至对应的导电块114。导电凸块122亦可形成如同一导电层，例如是种子层(请参考图11K)。或者，导电凸块122亦可包括形成如同一导电层，例如是种子层(请参考图11K)的第一部分以及形成于种子层(请参考图11M)上的第二部分。导电凸块122的第一部分的至少一部分可配置于导电凸块122的第二部分与导电块114之间。在实施例中，每一导电凸块122实质上填充于对应的一个开口 120中。基板单元104还包括介电层124，其中介电层124配置于图案化导电层110的上表面112。介电层124可为防焊层(soldermask) ο介电层124暴露出图案化导电层110的一部分以形成多个第一接触垫126。在实施例中，例如在引线接合的应用中，第一接触垫126可位于管芯102所占据面积(footprint)的外部。或者，例如在倒装接合(flip-chip bonding)的应用中，第一接触垫126可位于管芯102下方。在实施例中，第一接触垫126可被表面处理层(surface finish layer)(未绘示)所覆盖。
[0065]在实施例中，介电层118暴露出导电块114的下表面116以形成多个第二接触垫130。第二接触垫130可用于外部电连接至封装100，例如电连接至另一半导体封装或电连接至电路板上的其他元件。举例而言，例如焊球的电性接点133可电连接至并配置邻近于对应的一个第二接触垫130。
[0066]在实施例中，每一导电凸块122具有介于约30 μπι至约150 μm的范围内的高度，例如约30 μ m至约50 μ m、约30 μ m至约100 μ m、约50 μ m至约100 μ m，以及约100 μ m至约150 μ m。每一导电凸块122的直径可介于约150 μ m至250 μ m的范围内，例如直径约为200 μπι。每一导电凸块122具有拥有第一面