触控集成电路的电路配置的制作方法
【技术领域】
[0001 ] 本发明是提供一种触控集成电路的电路配置，尤指用于触控面板控制电路的触控集成电路的电路配置，是利用所有处理单元朝同一方向相邻排列，使各处理单元环境条件差异性小及工艺均匀性良好，让各处理单元处理后的感测信号差异性变小以提升感测准确率。
【背景技术】
[0002]现今触控面板尺寸越作越大，为具有良好的感测效果便需要维持相同的感测点密度，所以传输感测信号的信道数也需跟着提高，但是现行消费型电子装置的触控面板多与显示屏幕作结合使用，为满足消费者视觉及空间利用需求，因此产品多为窄边框设计，所以造成设置于边框当中的印刷电路板上能供相关控制芯片设置的空间窄小且宽度受限，故相关控制芯片的封装基板便会将面积的长宽比增大，以符合窄边框设计的空间限制，但在封装基板面积有限又需有足够数量导脚供外部多信道连接，及芯片电极设置需配合导脚排列等限制条件下，相关控制芯片的电路配置便需悉心设计。
[0003]请参阅图4，此已知为厂商于封装基板面积有限的条件下所设计用于触控集成电路的电路配置，其中基板A上设置有一芯片B，该芯片上设置有多个处理单元BI，其多个处理单元BI为具有多个第一处理单元Bll及多个第二处理单元B12，多个第一处理单元Bll位在芯片中央处沿横向排列且分别朝纵向延伸，多个第二处理单元B12设置在多个第一处理单元Bll的左右二侧，且多个第二处理单元B12沿纵向排列并分别朝横向延伸，多个处理单元BI邻近基板A周围一侧分别电性连接且与其大致等距设有多个输入及输出单元B2，该多个输入及输出单元B2于其延伸方向且靠近该基板A周围一侧，分别电性连接有等距间隔的多个电性接点B3，该多个电性接点B3分别以导线B31连接至多个电极接脚C，该多个电极接脚C设置于该基板A周缘且围绕该芯片B，用以引入外部触控面板的感测信号，以利该多个处理单元BI做处理。
[0004]上述已知的触控集成电路的电路配置于实际使用时，仍存在许多缺点有待改善，如:
[0005](一)当触控集成电路制造时，由于该多个第一处理单元Bll及该多个第二处理单元B12方向及位置不同，故会造成如曝光图形定义及蚀刻速率不同等工艺结果的差异，使得多个处理单元BI对信号的处理产生差异，如所使用触控感测量测技术的处理方法，需将两相邻处理单元处理后的信号作比较时，由于邻近的第一处理单元BI及第二处理单元B2之间的差异，其影响更为显著，所以会产生误判的情形，使得触控感测的精准度降低。
[0006](二)该多个第一处理单元BI I及该多个第二处理单元B12的排列下，其多个第一处理单元Bll对应的多个电性接点B3排列紧密，但相对应的多个电极接脚C却排列较为宽松，于封装打线(Wire Bonding)时，各导线B31因为由电性接点B3直线状延伸到电极接脚C，且窄边框设计又让基板A的宽度缩小，配合如图5所示，便会让其中多个导线B31倾斜角度增大，所以导线B31便会非常靠近相邻的电性接点B3或电极接脚C，故经常发生导线B31跨压相邻电性接点B3或相邻电极接脚C造成短路的问题，而导致产品成为不良品，并让产线的不良率很高。
[0007]是以，如何解决已知的问题与缺点，即为从事此行业的相关厂商所亟欲研究改善的方向所在。
【发明内容】
[0008]发明人有鉴于上述的问题与缺点，乃搜集相关资料，经由多方评估及考虑，并以从事于此行业累积的多年经验，经由不断试作及修改，始设计出此种触控集成电路的电路配置的发明专利诞生。
[0009]本发明的主要目的乃在于利用控制部中所有处理单元朝同一方向相邻排列，使各处理单元制造环境差异性小、工艺均匀性高，所以各处理单元便有一致的条件来对触控感测信号进行处理，使得处理后的各感测信号差异性随的变小，进而达到提升感测准确率的目的。
[0010]本发明的次要目的乃在于利用控制部中多个处理单元朝同一方向相邻排列，多个处理单元外部三侧边分别电性连接有多个依序排列的电性接点，因为设置排列多个电性接点的空间大让各电性接点的间距增大，便可降低打线至电极接脚的偏斜角度，以避免打线时因倾斜角度过大而接触到相邻电性接点或相邻电极接脚而形成短路并成为不良品，进而达到方便制造及提升良率的目的。
[0011]本发明提供一种触控集成电路的电路配置，包括有基板及设置于基板表面的控制部，其中:
[0012]该基板于各侧边缘分别设有多个供信号传输的电极接脚，且多个电极接脚分别连接有朝内侧延伸多个接脚导线；及
[0013]该控制部设置于基板的表面上且位于多个电极接脚内侧，控制部设有朝同一方向相邻排列的多个处理单元，并于多个处理单元外部三侧边分别电性连接有多个依序排列的电性接点，且多个电性接点分别连接于相对应三侧边多个电极接脚所电性连接的多个接脚导线，多个处理单元与外部三侧边多个电性接点之间为电性连接有转向导线。
【附图说明】
[0014]为达成上述目的及功效，本发明所采用的技术手段及其构造，以下结合实施例及附图详细说明如后，其中:
[0015]图1为本发明较佳实施例的俯视图。
[0016]图2为本发明另一实施例的俯视图。
[0017]图3为本发明控制部的俯视图。
[0018]图4为已知的俯视图。
[0019]图5为已知图4的局部放大图。
【具体实施方式】
[0020]请参阅图1、图2所示，是为本发明较佳实施例的俯视图、另一实施例的俯视图，由图中所示可清楚看出触控集成电路的电路配置，是包括有基板I及设置于基板I表面的控制部2，具体来说，该控制部2是一芯片。
[0021]该基板I于各侧边缘分别设有供信号传输的多个电极接脚11，且多个电极接脚11分别连接有朝内侧延伸多个接脚导线111。
[0022]该控制部2设置于基板I的表面上且位于多个电极接脚11内侧，控制部2设有朝同一方向相邻排列的多个处理单元21，并于多个处理单元21外部三侧边分别电性连接有多个依序排列的电性接点22，多个电性接点22并非对正相对应的各处理单元21，使得各电性接点22之间的间距大于各处理单元21之间的间距，且多个电性接点22分别连接于相对应三侧边多个电极接脚11所电性连接的多个接脚导线111，且多个处理单元21外部未设置电性接点22的另一侧边为电性连接有数字处理单元24，数字处理单元24远离多个处理单元21的另侧再电性接设有多个电接点25，且多个电接点25电性连接于相对应的另侧多个电极接脚11所电性连接的多个接脚导线111。
[0023]由于触控集成电路在制造时，需经过显影、蚀刻及沉积等工艺，因为多个处理单元21为朝同一方向相邻排列，所以在曝光图形定义及蚀刻速率等工艺上的环境条件差异性就会变小(如角度或距离等)，得到良好的电路元件工艺均匀性，所以制造后的各处理单元21便会具有更小的差异性，所以各处理单元21对信号处理后便会产生一致的感测信号，由于处理后的各感测信号差异性变小，便可达到提升感测准确率的目的。
[0024]再者，由于本发明是利用控制部2中所有处理单元21都朝同一方向相邻排列，多个处理单元21外部三侧边分别电性连接有多个依序排列的电性接点22，所以有更大的空间来设置排列多个电性接点22，便可使各电性接点22之间有较大的间距，进而降低打线至多个电极接脚11所需的偏斜角度，便可避免打线时因倾斜角度过大而接触到相邻电性接点22或相邻电极接脚11，而跨压形成短路的问题，产品便会成为不良品，进而达到方便制造及提升良率的目的。
[0025]上述依序排列的多个电性接点22可呈等距排列或不等距排列，且位于多个处理单元21任一侧边的多个电性接点22可呈直线