专利名称：集成电路的电容器的制作方法
技术领域：
本发明涉及一种半导体元件结构，且特别涉及在集成电路中形成的电容器。
背景技术：
电容器是集成电路的关键元件，其可将电源供应线去耦(decoupling)， 或形成一系列的电感电容电路，以减少干扰和应用于无线高频。举例来说， 在具有模拟电路的集成电路中，电容器通常设置得邻近模拟电路，以去耦或 是使得电源供应对模拟电路的影响稳定。半导体电容器通常设置有位于两个导电平板间的绝缘层或介电材料。当 对这两个导电平板施加电压差，就会在绝缘层储存一定量的电荷。储存于绝 缘层的电荷量定义为电容器的电容。导电平板可由多晶硅或金属形成，然而， 由于金属-氧化物-金属(metal-oxide-metal, MOM)对于衬底的电容损失最小 和可整合于逻辑处理，所以越来越受欢迎。传统的MOM电容器结构包括垂直堆叠、U型平板和水平堆叠。垂直堆 叠结构是先在下导电平板上覆盖薄介电层，其后在介电层的顶部覆盖上导电 平板。电容器由垂直堆叠导电层/介电层/导电层形成，而此种垂直堆叠结构 可占据一大区域。形成此电容器和将其连接可能需要至少沉积两层或四层材 料，和另外的两至三个光掩模步骤。U型平板结构使用类似双镶嵌的工艺， 其包括以下步骤沉积氧化物、形成U型开口、沉积下平板和化学机械研磨 步骤(或回蚀步骤)。垂直堆叠和U型平板结构均需复杂的光刻、蚀刻和沉 积等额外的工艺步骤。在三个传统半导体电容器结构中，水平堆叠结构是最简单和成本最低的。 水平堆叠结构使用两相邻金属线侧壁间的耦合电容，最常见的布局是以交叉 手指的方式，交互设置多重阴极和阳极金属线。在金属线间设置金属线间介 电材料，以供作电容器绝缘层。此种水平堆叠结构的主要缺点是由于其高度有限和金属线占据较大空间，所以单位长度的电容量较低。然而，当工艺微縮至100nm世代以下，使用交叉手指的方式时，金属线的线宽和空间就变得 够小，因而可使水平堆叠结构有较佳的空间利用性。图1显示现有技术改进堆叠电容器结构100的剖面图，其不仅使用两个 金属线115、 125侧壁作为电容器的导电层，还使用插塞线110、 120侧壁作 为电容器的导电层。电容器结构100形成于介电层150上。插塞线IIO、 120 形成于层间介电层130中，金属线115、 125形成于金属间介电层140中。层 间介电层(ILD)和金属间介电层(IMD)均作为电容器结构IOO的绝缘物， 因此可提供较大的电容器区域。然而，按此种结构设计，金属线115、 125 必须分别覆盖插塞线110、 120，且金属线115、 125间的距离D必须相当小。 因此，电容器结构100的绝缘物无法薄到足以达到相当大的单位长度电容值。发明内容根据上述问题，本发明提供一种集成电路的电容器。其中第一导线大体 上平行于第二导线，其中第一导线和第二导线的厚度大体上等于插塞和内连 接的厚度的总和，第一导线、第二导线、插塞和内连接由单一沉积步骤形成。 至少一种介电材料水平穿过第一导线和第二导线间的间隙，其中第一导线和 第二导线分别用作电容器的两个导电平板，且介电材料用作电容器的绝缘层。上述集成电路的电容器中，该单一沉积步骤可以是双镶嵌沉积步骤。上述集成电路的电容器中，该第一和第二导线的高度可大于l]am，该第 一和第二导线的宽度以及该第一导线与第二导线的间距可小于0.3pm。上述集成电路的电容器中，该第一和第二导线的高度与宽度的高宽比可 大于3。上述集成电路的电容器还可包括第三导线，由与该第一和第二导线相 同的沉积步骤形成，该第三导线连接该第一导线，且该第一和第三导线位于 该第二导线的两侧。上述集成电路的电容器还可包括第四导线和第五导线，分别位于该第 一导线和该第二导线的顶部上且分别接触该第一导线和该第二导线的顶部。本发明还提供一种集成电路的电容器。其中第一导线、第二导线和第三 导线大体上彼此平行，其中第一导线、第二导线和第三导线的厚度大体上等于插塞和内连接的厚度的总和，第一导线、第二导线、第三导线、插塞和内 连接由单一沉积步骤形成，第三导线连接第一导线，且第一导线和第三导线 位于第二导线的两侧。至少一种介电材料水平穿过第一导线和第二导线间的 第一间隙，水平穿过第二导线和第三导线间的第二间隙，其中第一导线和第 三导线用作电容器的导电平板，第二导线用作电容器的另一导电平板，且绝 缘材料用作电容器的绝缘层。上述集成电路的电容器中，该第一、第二和第三导线的高度可大于lpm， 该第一、第二和第三导线的宽度以及该第一导线、第二导线与第三导线间的 间距可小于0.3^m。上述集成电路的电容器中，该第一、第二和第三导线的高度与宽度的高 宽比可大于3。上述集成电路的电容器中，该第一导线、第二导线与第三导线的间距可 大体上为5nm 100nm。上述集成电路的电容器还可包括第四导线和第五导线，分别位于该第 一导线和该第二导线的顶部上且分别接触该第一导线和该第二导线的顶部。本发明提供还一种集成电路的电容器。其中第一金属线、第二金属线和 第三金属线大体上平行，其中第一金属线、第二金属线和第三金属线的厚度 大体上等于插塞和金属内连接的厚度的总和。第一金属线、第二金属线、第 三金属线、插塞和金属内连接由单一沉积步骤形成。第三金属线连接第一金 属线，且第一金属线和第三金属线位于第二金属线的两侧。至少一种介电材 料水平穿过第一金属线和第二金属线间的第一间隙，介电材料也水平穿过第 二金属线和第三金属线间的第二间隙，其中第一金属线和第三金属线用作电 容器的导电平板，第二金属线用作电容器的另一导电平板，且介电材料用作 电容器的绝缘层。本发明的电容器具有单位面积的电容值较高和片电阻较低的优点，此外 还具有成本较低的优点。
图1为显示现有技术改进水平堆叠电容器结构的剖面图。图2A为显示双镶嵌工艺的插塞凹槽的剖面图。图2B为显示双镶嵌工艺的插塞和内连接金属线的凹槽的剖面图, 图3A为显示本发明一实施例水平堆叠电容器结构的剖面图。 图3B为图3A的平面示意图。
图3C为显示图3A水平堆叠电容器结构的连接区的剖面图。 图4为显示图1的电容器结构呈交叉手指形式布局的俯视图。 图5为显示本发明另一实施例水平堆叠电容器结构的剖面图。 其中，附图标记说明如下-
100 电容器结构；
115 金属线；
125~金属线；
140 金属间介电层； 210 光致抗蚀剂；
230 介电层；
270 通道凹槽/沟槽凹槽; 310 金属线；
350~连接区； 360A ~通道部分； 370 金属线； 400 电容器结构； 415 手指；
425~手指；
440 插塞；
502 电容器结构的部分;
510~导体/插塞； 530~导体/插塞；
110~插塞线； 120~插塞线； 130 层间介电层； 150 介电层； 220 插塞凹槽；
260 光致抗蚀剂层；
300 电容器结构；320 金属线； 360 金属线； 360B 插塞部分；
371~金属线； 410~连接区；
420 连接区； 430~插塞； 500 电容器结构； 506 电容器结构的部分;
520~导体/插塞；
540~导体/插塞。
具体实施例方式
以下详细讨论本发明较佳实施例的水平电容器结构，其使用相邻插塞的 侧壁，其中插塞的高度和传统金属线加上插塞线的高度相当。本发明水平电 容器结构与现有技术的电容器结构相比，具有较高单位面积的电容值和较低的片电阻，较低的片电阻允许此水平电容器结构在相当高的开关速度下操作。 此外，由于水平电容器结构不需额外的工艺步骤，因而具有成本较低的优点。
以下列举本发明的一实施例，其使用双镶嵌工艺，使用插塞作为水平电 容器的金属平板。双镶嵌工艺基本上包括以下工艺步骤在介电层中形成图 形化的开口，在开口中填入金属以形成导电图案或通道。在双镶嵌工艺中， 导电材料的第一通道和导电材料的第二通道(位于第一通道下)设置于彼此 垂直分隔的平面中，且经由垂直插塞在最接近的点内连接。第一通道开口和 插塞同时填入金属，因此减少工艺中金属化和平坦化的步骤。
图2A为双镶嵌工艺中，形成插塞凹槽220的剖面图，其中插塞凹槽220 由单一光刻工艺形成。光致抗蚀剂210沉积于介电层230上，其中介电层的 厚度大体上和图1种的传统工艺的层间介电层(ILD) 130和金属间介电层 (IMD) 140的厚度的总和相当。蚀刻穿过光致抗蚀剂210的开口，从而形 成插塞凹槽220，由于插塞凹槽是采用单一蚀刻工艺形成的，所以插塞凹槽 220的侧壁相对的平滑，没有凸出。
图2B为双镶嵌工艺中，形成插塞和内连接金属的凹槽的剖面图。在介 电层230中形成插塞凹槽220后，在介电层230上沉积另一光致抗蚀剂层260。 光致抗蚀剂层的开口定义通道区，其一般较插塞凹槽220宽。使用另一蚀刻 工艺形成通道凹槽270，此蚀刻工艺的时间决定通道凹槽270的深度。
在蚀刻工艺之后，在单一金属沉积步骤中在插塞凹槽220和沟槽凹槽270 中填入金属材料。在填入金属材料后，进行化学机械研磨工艺，除去沉积在 沟槽外多余的金属，并可得到镶嵌有金属的平坦表面的结构。在新颖的双镶 嵌工艺中，插塞加沟槽的高度对宽度的高宽比可约大于3。凹槽220或270 的宽度和两个凹槽220或270间的间距可小于0.3pm，两个凹槽220或270 的高度可大于lpm。在一较佳实施例中，凹槽220或270的间距大体上为 5nm 100nm。虽然双镶嵌工艺大部分使用铜作为沉积的金属，本领域技术人 员可在插塞和沟槽凹槽中沉积其它材料，例如TaN、 SiC、 W、 TiN、 Ag、 Au或上述的组合。
图3A为本发明一实施例双镶嵌工艺制作出的水平电容器结构300的剖 面图。金属线310、 320是在图2A中的插塞凹槽220以单一步骤填入金属所 得的结果。金属线310、 320分别用作电容器结构300的阴极和阳极。电容器结构300的高度等于图1所示的传统非双镶嵌工艺金属厚度和插塞深度的总 和。层间介电层(ILD) 130和金属间介电层(IMD) 140—起用作电容器结 构300的电容器介电层。在此，层间介电层130是指两个导电层(例如金属 或多晶硅)间的介电层，金属间介电层140是指和金属同一层的介电层，其 填入金属间的间隙。
请再参照图3A，由于上述的单一蚀刻工艺，金属线310、 320的侧壁大 体上是平直的。因此，可仅由插塞间隙设计规则决定金属线310、 320间的间 距E。随着工艺技术演进，间距E微縮至相当于传统垂直堆叠电容器结构的 氧化层的厚度。由于高度的改进和间距的縮小，电容器结构300可达成较大 的金属线310、 320的单位长度电容。此外，由于双镶嵌工艺中，用以形成金 属线310、 320的材料是铜，电容器结构300的片电阻相对较低，因而电容器 结构300可应用于高速开关的应用。另外，由于形成电容器结构300不需额 外的工艺步骤，因此电容器结构300的制造成本相对较低。图3B显示图3A 的平面示意图，如图所示，金属线310、 320可分别经由金属线370、 371连 接至外部元件。
图3C为显示图2B后续工艺步骤的剖面图。在同一步骤中，在插塞凹槽 220和通道凹槽270中沉积金属，形成金属线360(形成图3A中的金属线310、 320)。因此，通道部分360A的金属宽度比插塞部分360B宽。金属线360 可用于集成电路中，电容器结构300与其它元件间的连接。
图4为本发明一实施例包括交叉形成导电平板的电容器结构400的平面 图。可用彼此紧邻的方式多重设置图3A所示的电容器结构300，从而得到电 容器结构400。请参照图4，手指415经由连接区410和插塞430，连接电容 器结构400的一个尾端。手指425经由连接区420和插塞440，连接电容器 结构400的另一尾端。手指415、 425的剖面(和沿着M-M'线的剖面)结构 可等同于图3A中的金属线310、 320。此外，连接区410、 420的剖面结构也 可有相等的结构(连接区沿N-N'线的剖面与图3B中的连接区350的剖面相 等)。除了邻近电容器结构400外缘的手指，手指415位于手指425的两侧， 因此，在手指415或手指425的特定长度上，其电容区倍增，只有水平堆叠 结构可采用交叉手指型态的布局(其电容器结构400具有额外的优点)。
图5为显示本发明另一实施例堆叠电容器结构500的剖面图。电容器结构的剖面502、 506均类似图3A显示的电容器结构300，其采用以下方式设 计和制造剖面506的导体530堆叠且接触剖面502的导体510，且与此类 似地，剖面506的导体540堆叠且接触剖面502的导体520。导体510、 530 的结合用作电容器结构的导电平板，而导体520、 540的结合用作电容器结构 500的另一导电平板。因此，电容器结构500单位长度的电容面积，大体上 是图3A所示的电容器结构300的电容面积的两倍。在新颖的双镶嵌工艺中， 由于通过透明介电薄膜进行对准工艺(进行对准时，可采用较严格的设计规 则范围)，插塞510、 530的宽度和插塞520、 540的宽度在布局上绘示相等。 在性能和可靠度方面，可忽略插塞510、 530和插塞520、 540间的微小的对 准偏差。
虽然图5仅显示两个堆叠电容器结构500，但本领域技术人员可根据上 述两个堆叠电容器结构的技术概念，形成超过两个堆叠电容器的结构。在实 际应用时，堆叠的总数目不应超过IO。
以上提供数个不同的实施例，描述本发明不同的技术特征，但根据本发 明的概念，其可包括或运用于更广泛的技术范围。须注意的是，实施例仅用 以揭示本发明制造和使用的特定方法，并不用以限定本发明，任何本领域技 术人员，在不脱离本发明的精神和范围内，应可作一定的改动与修改。因此， 本发明的保护范围应以所附权利要求范围为准。
权利要求
1.一种集成电路的电容器，包括大体上平行的第一导线和第二导线，其中该第一导线和该第二导线的厚度大体上等于插塞和内连接线的厚度的总和，该第一导线、该第二导线、该插塞和该内连接线是由单一沉积步骤形成的；及至少一种介电材料，水平穿过该第一导线和该第二导线间的间隙，其中该第一导线和该第二导线分别用作该电容器的两个导电平板，且该介电材料用作该电容器的绝缘层。
2. 如权利要求1所述的集成电路的电容器，其中该单一沉积步骤是双镶 嵌沉积步骤。
3. 如权利要求1所述的集成电路的电容器，其中该第一和第二导线的高 度大于lpm，该第一和第二导线的宽度以及该第一导线与第二导线的间距小 于0.3,。
4. 如权利要求1所述的集成电路的电容器，其中该第一和第二导线的高 度与宽度的高宽比大于3。
5. 如权利要求l所述的集成电路的电容器，还包括第三导线，由与该 第一和第二导线相同的沉积步骤形成，该第三导线连接该第一导线，且该第 一和第三导线位于该第二导线的两侧。
6. 如权利要求l所述的集成电路的电容器，还包括第四导线和第五导线，分别位于该第一导线和该第二导线的顶部上且分别接触该第一导线和该 第二导线的顶部。
7. —种集成电路的电容器，包括大体上平行的第一导线、第二导线和第三导线，其中该第一导线、该第 二导线和该第三导线的厚度大体上等于插塞和内连接线的厚度的总和，该第 一导线、该第二导线、该第三导线、该插塞和该内连接线是由单一沉积步骤 形成的，该第三导线连接该第一导线，且该第一导线和该第三导线位于该第 二导线的两侧；及至少一种介电材料，水平穿过该第一导线和该第二导线间的第一间隙，水平穿过该第二导线和该第三导线间的第二间隙；其中该第一导线和该第三导线用作该电容器的导电平板，该第二导线用 作该电容器的另一导电平板，且该介电材料用作该电容器的绝缘层。
8. 如权利要求7所述的集成电路的电容器，其中该第一、第二和第三导 线的高度大于lpm，该第一、第二和第三导线的宽度以及该第一导线、第二 导线与第三导线间的间距小于0.3pm。
9. 如权利要求7所述的集成电路的电容器，其中该第一、第二和第三导 线的高度与宽度的高宽比大于3。
10. 如权利要求7所述的集成电路的电容器，其中该第一导线、第二导 线与第三导线的间距大体上为5nm 100nm。
11. 如权利要求7所述的集成电路的电容器，还包括第四导线和第五 导线，分别位于该第一导线和该第二导线的顶部上且分别接触该第一导线和 该第二导线的顶部。
全文摘要
一种集成电路的电容器。其中第一导线大体上平行于第二导线，其中第一导线和第二导线的厚度大体上等于插塞和内连接的厚度的总和，第一导线、第二导线、插塞和内连接是由单一沉积步骤形成的。至少一种介电材料水平穿过第一导线和第二导线间的间隙，其中第一导线和第二导线分别用作电容器的两个导电平板，且介电材料用作电容器的绝缘层。本发明的电容器具有单位面积的电容值较高和片电阻较低的优点，此外还具有成本较低的优点。
文档编号H01L23/522GK101299428SQ200710141758
公开日2008年11月5日 申请日期2007年8月21日 优先权日2007年4月30日
发明者廖忠志 申请人:台湾积体电路制造股份有限公司