地层1250为网状形状，其定义出多个二维格子图案的开口，请参考图13。这些开口可实质上具有相同尺寸，且可实质上具有均匀的间距，请参考图13。或者是，开口可具有不同的尺寸且可具有均匀的间距(举例来说，在实施例中，有些开口较大，而有些开口较小)。网状图案的接地层1250可相较于其他图案的接地层1250于介电层124(如防焊层)与接地层1250之间的介面提供优选的可靠度。
[0120]或者，接地层1250可为无空隙平面、环状图案或/与条状图案。环状图案可包括单一环，或可包括多个环，其具有多个开口于各种环之间。多个环可为不同尺寸的同心环，且环可实质上为圆。条状图案可包括多个从接地层1250的第一侧边延伸至接地层1250的第二侧边的条状物，且具有多个介于条状物之间的开口。条状物可实质上平行。条状物可实质上具有相同的长度，或可具有不同的长度。
[0121]虽然图1至图13绘示封装包括单侧基板与内埋于单侧基板内的电性导电凸块，预期的半导体封装的基板，一般地，可包括多个介电层，每一介电层包括具有多个导电凸块的内埋组(或，特别是，电性导电孔)。包括多个介电层的基板可以被期望，举例来说，在具有相对复杂电路的封装内可考虑到线路的灵活性。当控制封装工艺的成本与复杂度时，电性导电凸块可以被利用以有效降低封装尺寸与封装面积。于其他实施例中，可包括多个内埋分别电性导电凸块的介电层以处理多种电性分布以增加结构强度与结构的可靠度。
[0122]虽然已参考本发明的特定实施例描述本发明，但本领域一般技术人员应了解，在不偏离如权利要求界定的本发明的真实精神及范畴的情况下，可作出各种变化且可替换各种等同物。另外，可作出许多修改以使特定情形、材料、物质组份、方法或工艺适于本发明的目的、精神及范畴。所有此类修改意欲在附于此的权利要求的范畴内。特定而言，虽然已参考以特定次序执行的特定操作描述本文披露的方法，但将了解，在不偏离本发明的教示的情况下，此等操作可组合、细分或重新定序以形成等同方法。因此，除非本文明确指示，否则操作的次序及分组不是对本发明的限制。
【主权项】
1.一种半导体封装，包括: 基板单元，包括: 第一图案化导电层，具有上表面，其中该第一图案化导电层是由两导电层与位于该些导电层之间的种子层所组成； 第一介电层，配置于该第一图案化导电层的该上表面，该第一介电层暴露出该第一图案化导电层的一部分以形成多个第一接触垫； 第二图案化导电层，位于该第一图案化导电层的下方且具有下表面； 第二介电层，位于该第一图案化导电层与该第二图案化导电层之间，其中该第二介电层定义出多个从该第一图案化导电层延伸至该第二图案化导电层的开口，以及该第二图案化导电层包括多个被该第二介电层所暴露出的第二接触垫；以及 多个导电凸块，是由部分该种子层所定义，每一导电凸块经由位于该第二介电层中的对应的一个开口从该第一图案化导电层延伸至对应的一个第二接触垫，每一导电凸块填充于位于该第二介电层中的对应的一个开口内； 管芯，电性连接该多个第一接触垫；以及 封装主体，覆盖该第一图案化导电层与该管芯。
2.如权利要求1所述的半导体封装，其中: 每一导电凸块具有拥有第一面积的上表面以及拥有第二面积的下表面；以及 每一第二接触垫具有拥有第三面积的上表面； 其中该第一面积大于该第二面积，且该第三面积大于该第二面积。
3.如权利要求1所述的半导体封装，其中: 该第二介电层具有下表面；以及 该第二图案化导电层的该下表面凹入于该第二介电层的该下表面。
4.如权利要求1所述的半导体封装，其中该管芯倒装电性连接于该多个第一接触垫。
5.—种半导体基板，包括: 第一图案化导电层，具有上表面，其中该第一图案化导电层是由两导电层与位于该些导电层之间的种子层所组成； 第一介电层，配置于该第一图案化导电层的该上表面，该第一介电层暴露出该第一图案化导电层的一部分以形成多个第一接触垫； 第二图案化导电层，位于该第一图案化导电层的下方且具有下表面； 第二介电层，位于该第一图案化导电层与该第二图案化导电层之间，其中该第二介电层定义出多个从该第一图案化导电层延伸至该第二图案化导电层的开口，以及该第二图案化导电层包括多个被该第二介电层所暴露出的第二接触垫； 多个导电凸块，是由部分该种子层所定义，每一导电凸块经由位于该第二介电层中的对应的一个开口从该第一图案化导电层延伸至对应的一个第二接触垫，每一导电凸块填充于位于该第二介电层中的对应的一个开口内。
6.如权利要求5所述的半导体基板，其中: 每一导电凸块具有拥有第一面积的上表面以及拥有第二面积的下表面；以及 每一第二接触垫具有拥有第三面积的上表面； 其中该第一面积大于该第二面积，且该第三面积大于该第二面积。
7.如权利要求5所述的半导体基板，其中: 该第二介电层具有下表面；以及 该第二图案化导电层的该下表面凹入于该第二介电层的该下表面。
8.一种基板，包括: 第一图案化导电层，其包含多个第一接触垫及至少一第一线路； 第二图案化导电层，位于该第一图案化导电层下方并具有下表面； 第一介电层，其位于该第一图案化导电层及该第二图案化导电层之间，其中该第一介电层定义出多个从该第一图案化导电层延伸至该第二图案化导电层的开口，以及该第二图案化导电层包含多个第二接触垫及至少一第二线路； 第二介电层，其置于该第一介电层上，该第二介电层暴露该第一接触垫并覆盖该第一线路；及 多个导电凸块，每一导电凸块从该第一图案化导电层延伸至该第二图案化导电层，每一导电凸块填充于位于该第一介电层中的对应的一个开口内。
9.如权利要求8所述的基板，其中: 该第一介电层具有下表面；及 该第二图案化导电层的该下表面凹入于该第一介电层的该下表面。
10.如权利要求8所述的基板，其中: 第三介电层，其位于该第一介电层上，该第三导电层暴露该第二接触垫。
11.如权利要求8所述的基板，其中:该多个导电凸块中至少一个具有上表面及下表面，该上表面具有第一面积，该下表面具有第二面积，且该第一面积不同于该第二面积。
12.—种半导体封装，包括: 基板，包含: 第一图案化导电层，其包含多个第一接触垫及至少一第一线路； 第二图案化导电层，位于该第一图案化导电层下方并具有下表面； 第一介电层，其位于该第一图案化导电层及该第二图案化导电层之间，其中:该第一介电层定义出多个从该第一图案化导电层延伸至该第二图案化导电层的开口 ；以及该第二图案化导电层包含多个第二接触垫及至少一第二线路； 第二介电层，其置于该第一介电层上，该第二介电层暴露该第一接触垫并覆盖该第一线路；及 多个导电凸块，每一导电凸块从该第一图案化导电层延伸至该第二图案化导电层，每一导电凸块填充于位于该第一介电层中的对应的一个开口内； 管芯，电性连接该多个第一接触垫；以及 封装主体，覆盖该管芯。
13.如权利要求12所述的半导体封装，其中 该第一介电层具有下表面；及 该第二图案化导电层的下表面凹入于该第一介电层的该下表面。
14.如权利要求12所述的半导体封装，其进一步包含: 第三介电层，其位于该第一介电层上，该第三介电层暴露该第二接触垫。
15.如权利要求12所述的半导体封装，其中该多个导电凸块的至少一个具有上表面及下表面，该上表面具有第一面积，该下表面具有第二面积，且该第一面积不同于该第二面积。
16.—种基板，包括: 图案化导电层，其具有上表面及下表面； 第一介电层，其配置邻近于该图案化导电层的该上表面，该第一介电层暴露出该图案化导电层的一部分以形成多个接触垫； 第二介电层，其配置邻近于该图案化导电层的该下表面，其中该第二介电层定义出多个开口 ；及 多个导电凸块，每一导电凸块从该图案化导电层延伸并穿过该第二介电层中的对应的一个开口，其中该第一介电层及该第二介电层均为未加强材料。
17.如权利要求16所述的基板， 其中该第二介电层包含一下表面；且 其中该基板进一步包含承载器，该承载器配置邻近于该第二介电层的该下表面。
18.如权利要求17所述的基板，其中该承载器包含支撑件及导电薄片，且该导电薄片置于该支撑件及该第二介电层的该下表面之间。
19.如权利要求16所述的基板，其中该图案化导电层包含第一导电层、第二导电层及位于两者之间的种子层。
20.如权利要求16所述的基板，其中该图案化导电层及该导电凸块是整体形成。
21.—种半导体封装，其包含: 基板，其包含: 图案化导电层，其具有一上表面及一下表面； 第一介电层，其配置邻近于该图案化导电层的该上表面，该第一介电层暴露该图案化导电层的一部分以形成多个接触垫； 第二介电层，其配置邻近于该图案化导电层的该下表面，其中该第二介电层定义出多个开口 ；及 多个导电凸块，每一导电凸块从该图案化导电层延伸并穿过该第二介电层中的对应的一个开口，其中该第一介电层及该第二介电层均为未加强材料； 管芯，电性连接该多个第一接触垫；以及 封装主体，覆盖该第一介电层及该管芯。
22.如权利要求21所述的半导体封装，其中该图案化导电层包含第一导电层、第二导电层及位于两者之间的种子层。
23.如权利要求21所述的半导体封装，其中该图案化导电层及该导电凸块是整体形成。
【专利摘要】本发明公开一种半导体封装及其制造方法，该半导体封装包括基板单元、电性连接至多个第一接触垫的管芯以及覆盖第一图案化导电层与管芯的封装主体。基板单元包括：(1)第一图案化导电层；(2)暴露出第一图案化导电层的一部分以形成第一接触垫的第一介电层；(3)第二图案化导电层；(4)定义出多个从第一图案化导电层延伸至第二图案化导电层的开口的第二介电层，其中第二图案化导电层包括多个被第二介电层所暴露出的第二接触垫；(5)多个从第一图案化导电层延伸至穿过开口的第二接触垫的导电凸块，每一导电凸块填充一个对应的开口。至少其中的一个导电凸块定义出凹穴。
【IPC分类】H01L23-31, H01L21-48, H01L23-498, H01L21-683, H01L21-60, H01L23-29, H01L21-56
【公开号】CN104752391
【申请号】CN201510085309
【发明人】苏洹漳, 黄士辅, 李明锦, 陈嘉成, 谢佳雄, 陈姿慧, 陈光雄, 谢宝明
【申请人】日月光半导体制造股份有限公司
【公开日】2015年7月1日
【申请日】2011年3月3日
【公告号】CN102157476A, CN102157476B