芯片层叠封装体、制造方法、包括其的电子系统和存储卡的制作方法
【专利说明】芯片层叠封装体、制造方法、包括其的电子系统和存储卡
[0001]相关申请的交叉引用
[0002]本申请要求2014年I月6日向韩国知识产权局提交的申请号为10-2014-0001341的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本公开的实施例涉及半导体封装体，且更具体地涉及芯片层叠封装体、芯片层叠封装体的制造方法、包括芯片层叠封装体的电子系统和存储卡。
【背景技术】
[0004]随着更小、更快速、多功能以及更高性能的便携式电子设备的发展，在电子产业中逐渐希望小型、薄型和轻型的半导体封装体。通常，半导体封装体可以包括单个半导体芯片。然而，近来芯片层叠封装体被研发成包括执行不同的功能的多个层叠的半导体芯片，以实施高性能的电子设备。
[0005]在每一个芯片层叠封装体中的多个层叠的半导体芯片可以具有大体上相同的尺寸或不同的尺寸。当每个芯片层叠封装体中的半导体芯片具有大体上相同的尺寸时，上半导体芯片可以被层叠在下半导体芯片之上，使得两个芯片彼此交叉。当每个芯片层叠封装体中的半导体芯片具有不同的尺寸，上半导体芯片可以具有比下半导体芯片更大的尺寸，且可以被层叠在下半导体芯片之上。在两种情况下，上半导体芯片可以具有至少一个悬垂部。从下半导体芯片的底侧壁突出的悬垂部分被定义为悬垂部，且在下文将以此称呼。因为上半导体芯片的悬垂部不被下半导体芯片支撑，所以当在悬垂部上施加力时，悬垂部很容易弯曲。因此，在芯片层叠封装体的制造期间，上半导体芯片的悬垂部可以造成失败。
【发明内容】
[0006]各种实施例涉及芯片层叠封装体、芯片层叠封装体的制造方法，包括芯片层叠封装体的电子系统和存储卡。
[0007]根据一些实施例，一种芯片层叠封装体包括:第一芯片，被设置在基板之上;第二芯片，被设置在第一芯片之上并且包括悬垂部，悬垂部突出超过第一芯片的侧壁；以及第一支撑件，其被附接至第二芯片的悬垂部的底表面和第一芯片的侧壁。
[0008]根据另外的实施例，一种制造芯片层叠封装体的方法包括以下步骤:形成第一层叠结构，第一层叠结构包括:第一芯片，被设置在基板之上；第二芯片，其具有悬垂部；以及第一支撑件，其被附接至与悬垂部相对应的第二芯片的第一表面的部分和第一芯片的侧壁，第二芯片的悬垂部从第一芯片的侧壁突出，以及将第一层叠的结构附接至基板使得第二芯片被设置在第一芯片之上。
[0009]根据另外的实施例，一种电子系统包括存储器、和控制器，其经由总线与存储器耦接的控制器。存储器或控制器包括:第一芯片，被设置在基板之上；第二芯片，被设置在第一芯片之上并且包括悬垂部，悬垂部突出超过第一芯片的侧壁；以及第一支撑件，其被附接至第二芯片的悬垂部的底表面和第一芯片的侧壁。
[0010]根据另外的实施例，一种存储卡包括存储器和存储器控制器，存储器控制器被被配置成控制所述存储器的操作。所述存储器包括:第一芯片，被设置在基板之上;第二芯片，被设置在第一芯片之上并且包括悬垂部，悬垂部突出超过第一芯片的侧壁；以及第一支撑件，其被附接至第二芯片的悬垂部的底表面和第一芯片的侧壁。
【附图说明】
[0011]结合附图和所附详细描述，本公开的实施例将变得更加显而易见，其中:
[0012]图1是说明根据本公开的一个实施例的芯片层叠封装体的立体图；
[0013]图2是沿着图1中的1-1’线截取的截面图；
[0014]图3是图1中所示的芯片层叠封装体的侧面图；
[0015]图4是说明根据本公开的一个实施例的芯片层叠封装体的立体图；
[0016]图5是沿着图4中的11-11’线截取的截面图；
[0017]图6是在图4中所示的芯片层叠封装体的侧面图；
[0018]图7是沿着图4中的II1-1II’线截取的截面图；
[0019]图8是在图4中所示与沿着第二方向所见的相对应的芯片层叠封装体的侧面图；
[0020]图9至图20说明根据本公开的实施例的制造芯片层叠封装体的方法；
[0021]图21是说明包括根据本公开的一个实施例的芯片层叠封装体的电子系统的框图；以及
[0022]图22是说明包括根据本公开的一个实施例的芯片层叠封装体的另一个电子系统的框图。
【具体实施方式】
[0023]在芯片层叠封装体中，包括在每个芯片层叠封装体中的半导体芯片(下文中被称作为“芯片”)被层叠，使得芯片的芯片焊盘与封装体基板的接合焊盘连接。例如，层叠在下芯片上的上芯片可以具有从下芯片的底侧壁突出的悬垂部。为了暴露出上芯片的芯片焊盘，这些芯片焊盘可以被设置在上芯片的悬垂部上。然而，在用以形成在接合焊盘和芯片焊盘之间连接的接合导线的导线接合工艺期间，可以施加力至上芯片的悬垂部上的芯片焊盘。在一个实施例中，支撑层可以被附接至上芯片的悬垂部的底表面和下芯片的侧壁。此夕卜，支撑层可被附接至下芯片的悬垂部的顶表面和设置在下芯片上的上芯片的侧壁。因而，在力施加至悬垂部时，粘合至悬垂部的支撑层可以抑制悬垂部弯曲。
[0024]应当理解的是，尽管术语第一、第二、第三等在本文可以用于描述各种元件，但这些元件不应受到这些术语的限制。这些术语用于区别一个元件与另一个元件。因而，在不脱离本文的教导的情况下，在一些实施例中的第一元件可以在其它实施例中被称为第二元件。
[0025]还应当理解的是，当一个元件涉及在另一个元件“上”、“之上”、“下”、“之下”、“旁边”或者“中”时，它可以分别直接在另一个组件“上”、“之上”、“下”、“之下”、“旁边”或者“中”，或者也可以存在中间元件。还将理解的是，当一个元件或层涉及与另一个元件或层“连接”或“耦接”时，这个元件或层可以与另一个元件或层直接连接或耦接，或者可以存在中间元件或层。相比之下，当一个元件涉及与另一个元件或层“直接连接”或“直接耦接”时，不存在中间元件或层。用于描述元件或层之间关系的其它词语应采用类似的方式来解释(例如，“在…之间”与“直接在…之间”，“相邻”与“直接相邻”，“在…上”与“直接在…上”)。芯片可以通过使用裸片切割工艺，将包括多个集成电路的晶片分成多个片来获得。
[0026]芯片可以对应于存储器芯片、逻辑芯片、模拟芯片，或结合上述功能的芯片。存储器芯片可以包括集成在半导体基板上和/或半导体基板中的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、快闪存储器电路、磁阻随机存取存储器(MRAM)电路、阻变随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片或模拟芯片可以分别包括集成在半导体基板上和/或半导体基板中的逻辑电路或模拟电路。在一些情况下，本文中所用的术语“半导体基板”或“基板”可以被解释为形成有集成电路的半导体芯片或者半导体裸片。
[0027]参见图1，根据一个实施例的芯片层叠封装体100可以包括基板110，其具有层叠在基板110上的接合焊盘115以及第一芯片210和第二芯片220。尽管图1说明接合焊盘115被设置在基板110的四个边缘上，但其他的结构也可以。第一芯片210可以与第二芯片220类型相同。然而,在一些实施例中，第一芯片210可以与第二芯片220类型不同。第一芯片210可以被层叠在基板110的上表面上，而第二芯片220可以被层叠在第一芯片210与基板110相对的表面上。第一芯片210和第二芯片220中的每个可以在一个方向上具有宽度，而在与这个方向垂直的另一个方向上具有比宽度更大的长度。
[0028]从顶部向底部观察或者从平面图中观察，第一芯片210和第二芯片220可以被设置成彼此交叉。在一些实施例中，第一芯片210和第二芯片220可以被设置使得第一芯片210和第二芯片220分别在第一方向和第二方向上纵向延伸。在这些实施例中，第一方向可以与第二方向大体上垂直。然而，在其他实施例中，第一方向和第二方向形成非直角。如上所述，因为第一芯片210和第二芯片220被层叠成彼此交叉,所以在第一方向上的第一芯片210的两个端部部分从第二芯片220的底侧壁突出。在第二方向上的第二芯片220的两个端部部分从第一芯片210的底侧壁突出。
[0029]尽管在附图中未示出，但是