域2106，但在其它实施例中，作用区域2106可是为不同导电性类型。横向隔离沟槽2108用于分离用于形成其它装置及/或结构的其它邻近作用区域2106。使用先前描述的过程步骤，在共用隐埋式氧化物层2110上形成作用区域2106，所述共用隐埋式氧化物层又形成于N型或P型衬底2112上。隐埋式的P+阱2114形成于相应N _作用区域2106中，接近隐埋式氧化物层2110与作用区域之间的界面。
[0182]在图21B中，栅极氧化物层2120形成于SOI结构的表面上方。多晶硅层2122沉积于栅极氧化物层2120上且经图案化以形成栅极结构。硅化物层2124任选地沉积于多晶硅栅极结构2122上。接着通过掺杂隐埋式阱2114的至少一部分上方的作用区域2106来形成P主体区域2116，借此使用于形成P主体区域的P植入物自对准到多晶硅化物区域的一个边缘。N区域2118还形成于作用层2106中。在作用区域2102中，N区域2118形成于经分配以建构MOSFET结构的P主体区域2116之间(例如，在图10中展示的NMOS装置1000)。如图14B中先前所展示，使用相同植入步骤来在肖特基二极管的结构中形成N区域2118。图21C展示形成于P主体区域2116及N区域2118中的经掺杂N+区域2126。氧化物层2128形成于SOI结构的上部表面的至少一部分上方。
[0183]参考图21D，实质上垂直地穿过氧化物层2128、P主体区域2116且接触隐埋式P+阱2114形成沟槽2130。硅化物或钛/氮化钛层2132形成于沟槽2130的侧壁及底部壁上。衬砌于沟槽2130的硅化物层2132接触P主体区域2116中的N+经掺杂区域2126。屏蔽场板2134(其在此实施例中形成为衬砌于沟槽2130的硅化物层2132的横向延伸部)与栅极结构重叠且变得紧接近于沿着N作用区域2118的氧化物界面。氧化物层2136接着形成于SOI结构的上部表面的至少一部分上方。图21E描绘经蚀刻以形成接触沟槽(S卩，通孔)的氧化物层2136，所述接触沟槽实质性填充有金属(例如，铝)或替代导电金属以形成装置触点 2138。
[0184]本发明的实施例的至少一部分可以集成电路实施。在形成集成电路时，通常在半导体晶片的表面上以重复图案制作相同裸片。每一裸片包含本文中所描述的至少一个装置，且可包含其它结构及/或电路。从所述晶片切割个别裸片或将个别裸片切片，接着将所述个别裸片封装成集成电路。所属领域的技术人员将知晓如何将晶片及封装裸片切片以产生集成电路。将如此制造的集成电路视为本发明的部分。
[0185]根据本发明的实施例的集成电路本质上可用于其中可采用功率管理技术的任何应用及/或电子系统中。用于实施根据本发明的实施例的技术的适合应用及系统可包含(但不限于)便携式装置(包含智能电话)、膝上型计算机及平板计算装置、上网本等。将并入有这些集成电路的系统视为本发明的实施例的部分。考虑到本文中所提供的本发明的实施例的教示，所属领域的技术人员将能够预期本发明的实施例的技术的其它实施方案及应用。
[0186]本文中所描述的本发明的实施例的图解说明打算提供各种实施例的结构的一般理解，且其并不打算充当可利用本文中所描述的结构的设备及系统的所有元件及特征的完整描述。考虑到本文中的教示，许多其它实施例将变得对所属领域的技术人员显而易见；利用且从其导出其它实施例，使得可在不背离本发明的范围的情况下做出结构及逻辑替换及改变。所述图式还仅为代表性的且未按比例绘制。因此，应将说明书及图式视为具有说明意义而非限定意义。
[0187]发明性标的物的实施例仅出于便利的目的而在本文中个别地及/或共同地由术语“实施例”指代，且如果事实上已展示个以上实施例或发明性概念，那么并不打算将本申请案的范围限制于任一单个实施例或发明性概念。因此，虽然已在本文中图解说明及描述特定实施例，但应理解，可用实现同目的的布置替换所展示的特定实施例；即，本发明打算涵盖各种实施例的任何及所有变更或变化。考虑到本文中的教示，上述实施例的组合及本文中未具体描述的其它实施例将变得对所属领域的技术人员显而易见。
[0188]摘要经提供以符合37 C.F.R.§ 1.72 (b)，其要求将允许读者快速确定技术发明的本质的摘要。提交本摘要是基于以下理解:其将不用于解译或限制权利要求书的范围或含义。另外，在前述【具体实施方式】中，可看出，出于简化本发明的目的而将各种特征一起分组于单个实施例中。本发明方法不应解译为反映以下意图:所主张实施例需要比每一权利要求中所明确陈述的特征更多的特征。
[0189]考虑到本文中所提供的本发明的实施例的教示，所属领域的技术人员将能够预期本发明的实施例的技术的其它实施方案及应用。虽然已参考附图在本文中描述本发明的说明性实施例，但应理解，本发明的实施例不限于那些精确实施例，且所属领域的技术人员可在不背离本发明的范围的情况下做出各种其它改变及修改。
【主权项】
1.一种包括至少一个金属-氧化物-半导体场效应晶体管MOSFET功率装置的半导体结构，所述半导体结构包括: 第一绝缘层，其形成于衬底上； 作用区域，其形成于所述第一绝缘层的至少一部分上； 隐埋式阱，其具有第一导电性类型，形成于所述作用区域中； 源极区域，其具有第二导电性类型，形成于所述作用区域中接近所述作用区域的上部表面，所述源极区域电连接到所述隐埋式阱， 漏极区域，其具有所述第二导电性类型，形成于所述作用区域中接近所述作用区域的所述上部表面，且与所述源极区域横向间隔开； 主体区域，其具有所述第一导电性类型，形成于所述作用区域中在所述源极区域与所述漏极区域之间在所述隐埋式阱的至少一部分上，其中所述源极区域的至少一部分横向延伸到所述主体区域中，且所述漏极区域包括从所述主体区域延伸的经轻掺杂漏极延伸区域； 栅极，其形成于所述作用区域上面，接近所述作用区域的所述上部表面且至少部分地在所述源极区域与所述漏极区域之间，栅极结构通过栅极绝缘层与所述作用区域电隔离；漏极端子，其形成于作用区域的上部表面上且与所述漏极区域电连接； 源极端子，其与所述源极区域电连接； 栅极端子，其与所述栅极电连接；以及 屏蔽结构，其接近所述作用区域的所述上部表面在所述栅极与所述漏极区域之间形成，所述屏蔽结构包括场板，所述场板经配置以控制沿着顶部氧化物界面、远离所述栅极的最靠近于所述漏极端子的边缘的电场分布， 所述隐埋式阱经配置以连同所述作用区域一起形成箝位二极管，所述箝位二极管操作以将击穿雪崩区域定位于所述隐埋式阱与所述漏极端子之间，所述MOSFET功率装置的击穿电压随所述隐埋式阱的一或多个特性而变。
2.根据权利要求1所述的半导体结构，其中所述隐埋式阱是接近所述第一绝缘层与所述作用区域之间的界面而形成的。
3.根据权利要求1所述的半导体结构，其中所述屏蔽结构与所述栅极的至少一部分重叠，且被形成为接触所述源极端子的导电层的延伸部。
4.根据权利要求3所述的半导体结构，其中所述屏蔽结构在一端处电连接到所述隐埋式阱及第二端子。
5.根据权利要求4所述的半导体结构，其进一步包括形成于作用层中的源极沟槽，其中所述源极端子至少部分地形成于所述源极沟槽中，且通过所述导电层在所述源极沟槽中电连接到所述隐埋式阱及源极区域。
6.根据权利要求5所述的半导体结构，其中所述导电层包括所述源极沟槽的壁上的导电衬里的横向延伸部。
7.根据权利要求1所述的半导体结构，其中所述场板包括所述屏蔽结构的接近所述漏极端子形成的阶梯状延伸部。
8.根据权利要求7所述的半导体结构，其中所述场板形成于绝缘层中，所述场板包括沿着所述作用层的所述上部表面延伸且与其间隔开的第一部分，及沿着所述作用层的所述上部表面延伸且与其间隔开的第二部分，所述第二部分比所述第一部分更靠近于所述漏极端子，且比所述第一部分与所述作用区域的所述上部表面间隔开更大的距离。
9.根据权利要求1所述的半导体结构，其中所述MOSFET功率装置进一步包括所述源极区域与所述主体区域之间的连接，所述连接被形成为衬砌源极接触沟槽的壁的硅化物层，所述源极接触沟槽是穿过所述源极区域蚀刻到所述主体区域中的。
10.根据权利要求1所述的半导体结构，其进一步包括与所述MOSFET功率装置一起集成于共用衬底上的控制电路，所述控制电路经配置以选择性地控制所述MOSFET功率装置的操作。
11.根据权利要求1所述的半导体结构，其进一步包括多个栅极沟槽结构，所述多个栅极沟槽结构被形成为实质上垂直穿过所述作用区域且进入到所述隐埋式阱中，所述栅极沟槽结构中的每一者包含其上形成有绝缘材料的侧壁及底部壁，所述栅极沟槽结构中的每一者填充有导电材料，所述栅极沟槽结构与所述栅极连接，其中施加到所述栅极沟槽结构的电压操作以调制在所述栅极沟槽结构之间流动的传导电流，所述传导电流的振幅是依据所述所施加电压而受到控制。
12.根据权利要求11所述的半导体结构，其中所述栅极被形成为在所述作用层的所述上部表面上面的填充所述沟槽的所述导电材料的延伸部。
13.根据权利要求11所述的半导体结构，其中所述导电材料包括多晶硅。
14.根据权利要求1所述的半导体结构，其中所述MOSFET装置经配置使得所述击穿电压为12V或更大。
15.根据权利要求1所述的半导体结构，其中所述至少一个MOSFET功率装置包括形成于其中且组织成宏单元的多个所述至少一个MOSFET功率装置，且所述半导体结构包括连接在一起以作为单个MOSFET功率装置操作的多个所述宏单元。
16.根据权利要求1所述的半导体结构，其中所述至少一个MOSFET功率装置包括形成于其中且通过总线结构连接在一起以作为单个MOSFET功率装置操作的多个相似的MOSFET,所述总线结构包括:源极总线，其耦合到所述多个MOSFET功率装置的所述源极端子；漏极总线，其耦合到所述多个MOSFET功率装置的所述漏极端子；以及栅极总线，其耦合到所述多个MOSFET功率装置的所述栅极端子。
17.根据权利要求16所述的半导体结构，其中所述半导体结构为芯片尺寸组合件的部分，所述芯片尺寸组合件包括将所述总线结构耦合到源极、漏极及栅极外部触点的再分布层O
18.一种形成包括至少一个金属-氧化物-半导体场效应晶体管MOSFET功率装置的半导体结构的方法，所述方法包括以下步骤: 在衬底上形成第一绝缘层； 在所述第一绝缘层的至少一部分上形成作用层； 接近所述作用层与所述第一绝缘层之间的界面形成具有第一导电性类型的至少一个隐埋式阱； 在所述半导体结构的上部表面上在所述隐埋式阱的至少一部分上面且接近第一作用层的上部表面形成栅极结构，所述栅极结构通过栅极绝缘层与所述作用层电隔离； 在作用区域中接近所述作用区域的上部表面形成具有第二导电性类型的源极区域，所述源极区域电连接到所述隐埋式阱， 在所述作用区域中接近所述作用区域的所述上部表面且与所述源极区域横向间隔开地形成具有所述第二导电性类型的漏极区域； 在所述作用区域中在所述源极区域与所述漏极区域之间在所述隐埋式阱的至少一部分上形成具有所述第一导电性类型的主体区域，其中所述源极区域的至少一部分横向延伸到所述主体区域中，且所述漏极区域包括从所述主体区域延伸的经轻掺杂漏极延伸区域；形成与所述隐埋式阱及所述源极区域电连接的源极端子；以及形成在所述作用区域的所述上部表面上且与所述漏极区域电连接的漏极端子；以及接近所述作用区域的所述上部表面在所述栅极与所述漏极区域之间形成屏蔽结构，所述屏蔽结构包括场板，所述场板经配置以控制沿着顶部氧化物界面远离所述栅极的最靠近于所述漏极端子的边缘的电场分布， 其中所述隐埋式阱经配置以连同所述作用区域一起形成箝位二极管，所述箝位二极管操作以将击穿雪崩区域定位于所述隐埋式阱与所述漏极端子之间，所述MOSFET功率装置的击穿电压随所述隐埋式阱的一或多个特性而变。
19.根据权利要求18所述的方法，其进一步包括以下步骤:蚀刻源极沟槽，且通过导电层接触所述源极端子、源极区域及隐埋式阱，所述导电层从所述沟槽且在所述栅极上方延伸以形成所述屏蔽结构。
20.根据权利要求19所述的方法，其中所述场板形成于绝缘层中，所述场板包括沿着所述作用层的所述上部表面延伸且与其间隔开的第一部分，及沿着所述作用层的所述上部表面延伸且与其间隔开的第二部分，所述第二部分比所述第一部分更靠近于所述漏极端子，且比所述第一部分与所述作用区域的所述上部表面间隔开更大的距离。
【专利摘要】本发明涉及一种用于促进共用衬底上的功率装置集成的半导体结构，其包含：第一绝缘层，其形成于所述衬底上；及作用区域，其具有第一导电性类型，形成于所述第一绝缘层的至少一部分上。第一端子形成于所述结构的上部表面上，且与形成于所述作用区域中的具有所述第一导电性类型的至少一个其它区域电连接。具有第二导电性类型的隐埋式阱形成于所述作用区域中且与形成于所述结构的所述上部表面上的第二端子耦合。所述隐埋式阱与所述作用区域形成箝位二极管，所述箝位二极管将击穿雪崩区域定位于所述隐埋式阱与所述第一端子之间。所述功率装置中的至少一者的击穿电压随所述隐埋式阱的特性而变。
【IPC分类】H01L27-00, H01L21-77
【公开号】CN104769715
【申请号】CN201380051393
【发明人】杰席克·寇瑞克, 杨铂仪
【申请人】硅联纳半导体(美国)有限公司
【公开日】2015年7月8日
【申请日】2013年7月16日
【公告号】EP2880688A1, WO2014022092A1