面。
[0064]请参考图3C和3D，在步骤S6中，首先，在形成所述层间介质层306的器件表面上形成仅暴露出第一器件区I的非晶硅薄膜层303a的第一掩膜层307，第一掩膜层307可以是光刻胶，其完全覆盖第二器件区II表面以及第一器件区I的源/漏区表面；随后，以所述第一掩膜层307为掩膜，采用湿法刻蚀工艺去除第一器件区I的非晶硅薄膜层303a，以形成第一沟槽308a。由于在步骤S2中，第一器件区I的非晶硅薄膜层是采用图1A至图1B所示的两步成膜的工艺方法形成的，其晶粒尺寸较小，在去除时能够获得良好的沟槽侧壁平整度，进而提高器件的漏电等性能。
[0065]请参考图3E，在步骤S7中，依次在所述第一沟槽中沉积功函数金属层(未图示)、金属阻挡层(未图示)和金属层(未图示)，并使用CMP研磨至第二器件区II的非晶硅栅极结构的顶部露出，以形成第一器件区I的金属栅极结构309a，由于沟槽侧壁的平整度良好，因此可以保证形成的金属栅极结构309a的形貌，从而改善第一器件区形成的器件的漏电等性能。
[0066]请继续参考图3E和3F，在本发明的其他实施例中，可以继续将第二器件区II的非晶硅栅极结构也作为虚拟栅极结构，进行后栅极工艺而替换成高K金属栅极结构。具体地:首先，去除所述第一掩膜层，并在去除所述第一掩膜层的器件表面上形成仅暴露出第二器件区II的非晶硅栅极结构的第二掩膜层310，第二掩膜层310可以是光刻胶，其完全覆盖第一器件区I表面以及第二器件区II的源/漏区表面；随后，以所述第二掩膜层310为掩膜，采用湿法刻蚀工艺去除第二器件区II的非晶硅栅极结构的非晶硅薄膜层，以形成第二沟槽308b，由于在步骤S2中，第二器件区II的非晶硅是采用图1A至图1B所示的两步成膜的工艺方法形成的，其晶粒尺寸较小，在去除时能够获得良好的沟槽侧壁平整度，进而提高器件的漏电等性能；然后，依次在所述第二沟槽308b中沉积功函数金属层(未图示)、金属阻挡层(未图示)和金属层(未图示)，并使用CMP研磨至层间介质层306，以形成第二器件区I的金属栅极结构30%，由于沟槽侧壁的平整度良好，因此可以保证形成的金属栅极结构309b的形貌，从而改善第二器件区II形成的器件的漏电等性能。
[0067]由上所述，本发明提供的半导体器件的制造方法，采用两步成膜方式的非晶硅薄膜制造方法，获得具了有较小晶粒尺寸的非晶硅作为栅极，以满足一些器件性能要求。尤其是当形成的非晶硅用作虚拟栅极时，在后续的后高K/金属栅极工艺中，可以在非晶硅去除后形成侧壁较为平整的沟槽，大大改善后续金属栅的沉积形貌，避免填充缺陷，从而改善了高K/金属栅半导体器件的漏电性能。
[0068]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种非晶硅薄膜的制造方法，其特征在于，包括: 提供一半导体衬底，采用原子层沉积工艺形成第一非晶硅层； 然后在所述第一非晶硅层上继续沉积掺杂碳原子或氮原子的第二非晶硅层，以获得非晶硅薄膜。
2.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，所述原子层沉积工艺的工艺温度为530°C?550°C，工艺气体包括硅烷SiH4、乙硅烷Si2H6或二氯二氢硅DCS，循环次数为10?30。
3.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，所述原子层沉积工艺的工艺气体还包括氮气。
4.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，采用乙烯C2H4或甲基硅烷CH3SiH3气体形成掺杂碳原子的第二非晶硅层。
5.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，采用氨气NH3或重氨ND 3气体形成掺杂氮原子的第二非晶硅层。
6.如权利要求1所述的非晶硅薄膜的制造方法，其特征在于，所述半导体衬底包括具有隔离结构、P阱和N阱结构的基底，以及依次形成在所述基底上的垫氧化层和高K介质层。
7.一种半导体器件的制造方法，其特征在于，包括: 在一半导体衬底上依次形成垫氧化层和高K介质层； 采用权利要求1至6中任一项所述的非晶硅薄膜的制造方法，在所述高K介质层上形成非晶硅薄膜层； 依次刻蚀所述非晶硅薄膜层、高K介质层和垫氧化层，以形成非晶硅栅极结构； 在所述非晶硅栅极结构侧壁形成侧墙。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述制造方法，还包括: 以所述侧墙和非晶硅栅极结构为掩膜，对所述非晶硅栅极结构两侧的半导体衬底进行源/漏区离子注入，形成源/漏区； 采用金属硅化物工艺在所述源/漏区形成源/漏区金属硅化物。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述源/漏区金属硅化物的金属为镲基金属，所述镲基金属包括N1、N1-Co、N1-Pt、N1-Pt-Co，所述镲基金属娃化物为NiSi, NiPtSi,NiCoSi 或 NiPtCoSi。
10.如权利要求7或8所述的半导体器件的制造方法，其特征在于， 所述半导体衬底包括一预形成金属栅极的器件区，所述非晶硅栅极结构为虚拟栅极结构，所述制造方法还包括: 在所述半导体衬底表面形成暴露出所述非晶硅栅极结构顶部的层间介质层； 所述非晶硅栅极结构为虚拟栅极结构，去除非晶硅栅极结构的非晶硅薄膜层以形成沟槽； 依次在所述沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成金属栅极结构； 或者， 所述半导体衬底包括第一器件区和第二器件区，所述非晶硅栅极结构为虚拟栅极结构，所述制造方法还包括: 在所述半导体衬底表面形成暴露出所述非晶硅栅极结构顶部的层间介质层； 在形成所述层间介质层的器件表面上形成仅暴露出第一器件区的非晶硅栅极结构的第一掩膜层； 以所述第一掩膜层为掩膜，去除第一器件区的非晶硅栅极结构的非晶硅薄膜层以形成第一沟槽； 依次在所述第一沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成第一器件区的金属栅极结构； 去除所述第一掩膜层，并在去除所述第一掩膜层的器件表面上形成仅暴露出第二器件区的非晶硅栅极结构的第二掩膜层； 以所述第二掩膜层为掩膜，去除第二器件区的非晶硅栅极结构的非晶硅薄膜层以形成第二沟槽； 依次在所述第二沟槽中沉积功函数金属层、金属阻挡层和金属层，以形成第二器件区的金属栅极结构。
【专利摘要】本发明提供一种非晶硅薄膜及一种半导体器件的制造方法，所述非晶硅薄膜的制造方法采用两步成膜工艺，第一步成膜阶段使用原子层沉积方式沉积晶粒较小和均匀性良好的第一非晶硅层，第二步成膜阶段在第一非晶硅层上沉积掺杂碳原子或氮原子的第二非晶硅层，在第二非晶硅层的晶格中掺杂碳原子或氮原子，可避免硅原子在第一非晶硅层的硅晶粒上连续沉积，进而得到晶粒尺寸较小的非晶硅薄膜。同时，所述半导体器件的制造方法，采用非晶硅薄膜的制造方法获得较小晶粒尺寸的非晶硅，以满足器件性能要求，尤其是较小晶粒尺寸的非晶硅用作虚拟非晶硅栅极后，可以在其去除后形成侧壁较为平整的沟槽，以改善后续金属栅的沉积形貌，进而改善漏电性能。
【IPC分类】H01L21-02, H01L21-28, H01L21-336
【公开号】CN104795315
【申请号】CN201510179485
【发明人】肖天金, 温振平, 康俊龙
【申请人】上海华力微电子有限公司
【公开日】2015年7月22日
【申请日】2015年4月15日