95]请参考图10，以所述第三光刻胶层109和暴露出的第一掩膜层为掩膜，对第一区域I衬底100进行第二掺杂201，形成第二掺杂区202。
[0096]所述第二掺杂201的工艺为离子注入。本实施例中，在进行第二掺杂201之前，在第一区域I衬底100表面形成有第一栅极结构，所述第二掺杂区202为轻掺杂区。
[0097]在其他实施例中，在进行第二掺杂之前，在第一区域衬底表面未形成第一栅极结构时，第二掺杂区为阈值电压调节区。
[0098]由于位于第二区域II的第一掩膜层的位置精确度高且具有良好的形貌，第一掩膜层完全覆盖第二区域II且暴露出第一区域，使得以第三光刻胶层109和第一掩膜层为掩膜进行第二掺杂201时，仅仅对第一区域I进行第一掺杂201形成第二掺杂区202，提高了第二掺杂201的工艺准确度，从而提高了形成的半导体器件的可靠性和电学性能。
[0099]而现有技术中，对第一区域衬底进行第二掺杂之前，在第二区域和第三区域形成光刻胶层；然而由于在形成光刻胶层的曝光处理过程中，衬底和隔离结构的界面处发生光反射，反射光对光刻胶层进行了不必要的曝光处理，导致形成的光刻胶层的位置精确度低，进而导致对不期望区域造成第二掺杂或对部分第一区域未进行第二掺杂。
[0100]本实施例中，第二掺杂201和第一掺杂107 (请参考图8)的工艺精确度高，仅在预定进行掺杂工艺的区域进行掺杂，提高了形成半导体器件的可靠性和电学性能。并且，在提高第一掺杂107和第二掺杂201准确性的同时，未增加额外的光刻、刻蚀工艺，仅经过一道光刻、刻蚀工艺而形成的第一掩膜层，既可以作为形成第一掺杂区108 (请参考图8)的部分掩膜，也可以作为形成第二掺杂区202的部分掩膜，节约了工艺步骤，减少了形成半导体器件的工艺成本。
[0101]请参考图11，在形成第二掺杂区202之后，还包括步骤:去除第三光刻胶层109(请参考图10)、以及去除第一掩膜层。
[0102]采用灰化工艺去除所述第三光刻胶层109。作为一个实施例，所述灰化工艺的工艺参数为:灰化气体为02，O2流量为20SCCm至200SCCm，灰化温度为150度至300度。
[0103]去除第一掩膜层的工艺为:采用干法刻蚀工艺去除第一上掩膜层114 ;其后采用具有强氧化性的湿法刻蚀工艺去除第一下掩膜层113。
[0104]所述干法刻蚀工艺的刻蚀气体为CxFy或CxHyFz,具体的，干法刻蚀工艺的刻蚀气体可以为CF4、CH2F2或CHF3 ;所述强氧化性的湿法刻蚀工艺的刻蚀液体为:硫酸溶液、双氧水溶液和SCl溶液的混合溶液，混合溶液温度高于100度，其中，SCl溶液为氨水和双氧水的水溶液。
[0105]在具有强氧化性的湿法刻蚀工艺中，第一下掩膜层113材料中交联的碳碳键被破坏，从而达到去除第一下掩膜层113的目的；并且，所述具有强氧化性的湿法刻蚀工艺还可以去除残留的第一光刻胶层109。
[0106]需要说明的是，本实施例中，第一掩膜层与第一区域I和第三区域I相邻，在第一区域I内形成第三区域202，在第三区域III内形成第一掺杂区108，在对第一区域I内形成第二掺杂区202 ;在本发明其他实施例中，衬底除包括第一区域、第二区域和第三区域外，还包括与第一掩膜层相邻的待形成掺杂区的区域，则所述第一掩膜层也可以作为形成所述掺杂区(轻掺杂区或阈值电压调节区)的工艺的部分掩膜。进一步重复利用了仅通过一次光亥IJ、刻蚀工艺形成的第一掩膜层；并且，由对第一掺杂区和第二掺杂区的分析可知，采用第一掩膜层作为部分掩膜层形成的掺杂区的位置精确度高，进一步提高器件的电学性能。
[0107]请参考图12，在所述第一区域1、第二区域II和第三区域III的衬底100表面形成初始第二初始掩膜层，且所述第二初始掩膜层具有抗反射作用。
[0108]本实施例中，所述第二初始掩膜层包括第二初始下掩膜层143、位于第二初始下掩膜层143表面的第二初始上掩膜层144。
[0109]所述第二初始掩膜层的材料和作用可参考本实施例提供的第一初始掩膜层的材料和作用，在此不再赘述。
[0110]请参考图13，在第二初始掩膜层表面形成第四初始光刻胶层；对所述第四初始光刻胶层进行曝光、显影处理，形成位于第一区域I和第二区域II的第四光刻胶层145。
[0111]第二初始掩膜层具有抗反射作用，防止在对第四初始光刻胶层进行曝光时，避免光在衬底和隔离结构的界面处发生反射，因此，本实施例形成的第四光刻胶层与预定目标一致，形成了位置精确度高且形貌良好的第四光刻胶层，第四光刻胶层完全覆盖第一区域I和第三区域II，且完全暴露出第二区域II。
[0112]所述第四光刻胶层145的形成步骤和作用可参考本实施例第一光刻胶层105 (请参考图5)的形成步骤和作用，在此不再赘述。
[0113]请参考图14，以所述第四光刻胶层145 (请参考图13)为掩膜，刻蚀第二初始掩膜层，形成位于第一区域I和第三区域III的第二掩膜层，所述第二掩膜层具有抗反射作用。
[0114]本实施例中，所述第一区域I的第二掩膜层的边界位于第一区域I的隔离结构101表面；第三区域III的第二掩膜层的边界位于第三区域III的隔离结构101表面。
[0115]由于形成第二掩膜层的掩膜(第四光刻胶层145)位置精确度高且形貌良好，因此刻蚀第二初始掩膜层形成的第二掩膜层也具有高位置精确度以及良好的形貌，第二掩膜层完全覆盖第一区域I和第三区域III，而暴露出第二区域II。
[0116]所述第二掩膜层包括第二下掩膜层153、以及位于第二下掩膜层153表面的第二上掩膜层154。所述第二下掩膜层153的材料为交联型的旋涂碳，所述第二上掩膜层154的材料为旋涂硅或含硅的底部抗反射材料。
[0117]所述第二掩膜层的形成步骤可参考本实施例形成的第一掩膜层的形成步骤，在此不再赘述。
[0118]本实施例中，第二下掩膜层153的材料为交联型的旋涂碳，厚度为1000埃至5000埃，第二上掩膜层154的材料为旋涂硅，厚度为200埃至2000埃。
[0119]需要说明的是，在刻蚀第二初始掩膜层后，还包括步骤:刻蚀去除第四光刻胶层145。
[0120]请参考图15，形成位于部分第二掩膜层表面的第五光刻胶层146，暴露出与第二区域II相邻的部分第二掩膜层表面。
[0121]由于第二掩膜层的位置精确度高，第二掩膜层完整正确的定义出了后续形成第三掺杂区的区域，因此，在第二掩膜层表面形成的第五光刻胶层146对光刻工艺的要求较低，形成的第五光刻胶层146覆盖部分第二掩膜层，暴露出与第二区域II相邻的第二掩膜层表面即可，降低了工艺难度。
[0122]所述第五光刻胶层146的形成步骤和作用可参考第一光刻胶层106 (请参考图8)和第三光刻胶层109 (请参考图9)的形成步骤和作用，在此不再赘述。
[0123]需要说明的是，在本发明其他实施例中，衬底除包括第一区域、第二区域和第三区域外，还包括与第二掩膜层相邻的待形成掺杂区(轻掺杂区或阈值电压调节区)的区域，则所述第二掩膜层也为作为形成所述掺杂区的部分掩膜。
[0124]请参考图16，以所述第五光刻胶层146和暴露出的第二掩膜层为掩膜，对第二区域II衬底100进行第三掺杂147，形成第三掺杂区148。
[0125]本实施例中，在进行第三掺杂147之前，在第二区域II衬底表面形成有第二栅极结构，第三掺杂区148为轻掺杂区。
[0126]在其他实施例中，在进行第三掺杂之前，在第二区域衬底表面未形成第二栅极结构时，第三掺杂区为阈值电压调节区。
[0127]请参考图17，去除第五光刻胶层146 (请参考图16)和第二掩膜层。
[0128]采用灰化工艺去除第五光刻胶层146，采用干法刻蚀工艺去除第二上掩膜层154，其后采用具有强氧化性的湿法刻蚀工艺去除第二下掩膜层153。采用强氧化性的湿法刻蚀工艺去除第二掩膜层。
[0129]作为一个实施例，所述灰化工艺的工艺参数为:灰化气体为02，02流量为20SCCm至200sccm,灰化温度为150度至300度；所述干法刻蚀工艺的刻蚀气体为CxFy或CxHyFz,具体的，所述干法刻蚀工艺的刻蚀气体为CF4、CH2F2或CHF3 ;强氧化性的湿法刻蚀工艺的刻蚀液体为:硫酸和双氧水的混合溶液，溶液温度高于100度。
[0130]在强氧化性的湿法刻蚀作用下，第二下掩膜层153的材料中交联的碳碳键被打断，第二下掩膜层153被湿法刻蚀工艺刻蚀去除。
[0131]需要说明的是，在本发明其他实施例中，衬底除包括第一区域、第二区域和第三区域还包括其他区域时，若第一区域衬底表面的第二掩膜层除与第二区域相邻外，还与其他待形成轻掺杂区或阈值电压调节区的衬底区域相邻，则去除第一区域的