一种适用于压接式封装的igbt芯片制造方法
【技术领域】
:
[0001]本发明涉及电力电子器件领域，更具体涉及一种适用于压接式封装的IGBT芯片制造方法。
【背景技术】
:
[0002]压接式IGBT结构形式源于晶闸管、GTO等传统功率器件的封装形式，不需要芯片焊接，避免了引线的绑定，可以减少电路的寄生电感；压接式IGBT模块可以双面散热，散热效率更高，可靠性更好；基于压接式IGBT模块易于串联，可以提高设备电压等级，这一特性，压接式模块被广泛应用于特高压(HVDC)、静态无功补偿(SVC)、多电平逆变器等；此外压接式IGBT模块的短路失效模式使得电网更稳定，被越来越多的应用于输电和配电，工业电机驱动或脉冲电源。压接式IGBT模块拓宽了焊接式IGBT模块的应用领域。考虑压接式应用中IGBT芯片需要承受压力(8-65kN之间)，这个压力会对芯片结构产生影响进而影响其电特性，因此针对应用于压接式封装的IGBT芯片需作特殊设计，尽量减少压力对电特性的影响。目前国际上通用的方法是在传统IGBT芯片正面电极上增加金属厚度，增加一层软金属(一般采用Ag或者Al以及Al的合金)，利用金属的延展性对芯片受力起一定缓冲作用。从常规半导体工艺加工流程上来讲，有两种方案可以选择:其一，在金属电极完成后，进行二次金属的淀积、光刻工艺、金属刻蚀来完成但是此种方法需要在第二层金属淀积前先生长一层腐蚀阻挡层(一般为SixNy)，需要增加一道光刻工艺，导致芯片加工周期延长、加工成本增高；其二，直接淀积厚金属，通过两次光刻工艺、金属刻蚀来完成，但是由于金属刻蚀一般是湿法刻蚀，两层金属的厚度不易控制，工艺精度要求较高。
【发明内容】
:
[0003]本发明的目的是提供一种适用于压接式封装的IGBT芯片制造方法，对工艺精度要求低，且节省流片成本；有效降低了压力对MOS沟道的影响，保证了 IGBT的电特性。
[0004]为实现上述目的，本发明采用以下技术方案:一种适用于压接式封装的IGBT芯片制造方法，包括:
[0005]选取硅衬底并对所述硅衬底进行预处理；
[0006]在所述硅衬底表面进行场氧化层生长，并对所述场氧化层进行刻蚀；
[0007]制作栅氧化层和多晶硅栅电极；
[0008]制作P阱区和N阱区；
[0009]制作Spacer、P+型掺杂区和N+型掺杂区；
[0010]在所述多晶硅栅电极上方形成正面电极EM2 ；
[0011]在所述正面电极EM2外侧形成正面电极EMl ；
[0012]在所述硅衬底背面形成P+集电区；
[0013]制作所述背面电极C。
[0014]本发明提供的一种适用于压接式封装的IGBT芯片制造方法，所述硅衬底为均匀掺杂的N型单晶硅衬底；所述预处理为对其表面进行化学处理。
[0015]本发明提供的一种适用于压接式封装的IGBT芯片制造方法，所述场氧化层的厚度 1000-1500 纳米。
[0016]本发明提供的另一优选的一种适用于压接式封装的IGBT芯片制造方法，所述制作栅氧化层和多晶硅栅电极包括:对均匀掺杂的N型单晶硅衬底进行高温氧化，使得所述硅衬底表面生长出氧化膜，形成栅氧化层，并采用淀积方式生长多晶硅，再通过光刻和刻蚀形成多晶硅栅电极。
[0017]本发明提供的再一优选的一种适用于压接式封装的IGBT芯片制造方法，所述制作P阱区和N阱区包括:
[0018]对所述栅氧化层形成的多晶硅栅电极的开口注入P型掺杂，再进行高温退火推结形成P阱区，P阱区形成后进行N型掺杂注入形成N阱。
[0019]本发明提供的又一优选的一种适用于压接式封装的IGBT芯片制造方法，所述制作Spacer包括；通过淀积方式生长氧化膜，全面反刻形成Spacer ;所述制作P+型掺杂区和N+型掺杂区包括；所述Spacer形成后，采用自对准工艺依次注入P+掺杂和N+掺杂，形成P+型掺杂区和N+型掺杂区。
[0020]本发明提供的又一优选的一种适用于压接式封装的IGBT芯片制造方法，在所述多晶硅栅电极上方形成正面电极EM2包括；通过化学淀积方式生长硼磷掺杂玻璃膜质，使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成正面电极EM2。
[0021]本发明提供的又一优选的一种适用于压接式封装的IGBT芯片制造方法，在所述正面电极EM2外侧形成正面电极EMl包括:对所述硼磷掺杂玻璃膜质进行光刻和刻蚀形成接触孔，使用溅射方式在所述隔离氧化层和EM2上生长铝合金，在溅射之前对EM2反溅刻蚀50埃，然后再进行金属的光刻和刻蚀，形成正面电极EMl。
[0022]本发明提供的又一优选的一种适用于压接式封装的IGBT芯片制造方法，在所述硅衬底背面形成P+集电区包括:将所述硅衬底背面研磨减薄，然后湿法刻蚀洗净，在所述硅片背面采用离子注入方式进行P+集电区域的杂质生成，再进行退火工艺，进行离子的激活与推结，推结到所需要的深度。
[0023]本发明提供的又一优选的一种适用于压接式封装的IGBT芯片制造方法，所述制作背面电极C包括:采用物理淀积或蒸发形成背面金属电极，完成芯片背面电特性连接。
[0024]和最接近的现有技术比，本发明提供技术方案具有以下优异效果:
[0025]1、本发明的技术方案通过在芯片正面电极上再增加一层金属Al，利用金属的延展性对芯片受力起一定缓冲作用；
[0026]2、本发明的技术方案两层金属采用两次生长两次光刻形成，两层金属刻蚀中间无需刻蚀阻挡层，对工艺精度要求低，节省一道光刻板，节省流片成本；
[0027]3、本发明的技术方案JFET区上方利用场氧化层将本区域上方的金属层垫高，是压接式封装中芯片的主要受力部分，距离MOS沟道有一定距离(约10-12 μπι)，有效降低了压力对MOS沟道的影响；
[0028]4、本发明的技术方案避免压力对IGBT电特性的影响，保证了 IGBT的电特性。
【附图说明】
[0029]图1为本发明的压接式封装IGBT芯片受力示意图；
[0030]图2为本发明的适用于压接式封装的IGBT芯片纵剖面示意图；
[0031]其中，1-N型单晶硅片衬底，2-场氧化层，3-栅氧化层，4-多晶硅栅电极，5-P阱区，6-N阱区，7-Spacer结构，8_P+型掺杂区，9_N+型掺杂区，10-隔离氧化层，11-正面金属电极EM2，12-正面金属电极EMl，13-P+集电区，14-背面金属电极C，15-JFET区。
【具体实施方式】
[0032]下面结合实施例对发明作进一步的详细说明。
[0033]实施例1:
[0034]本例的发明提供的一种适用于压接式封装的IGBT芯片制造方法，包括如图2所示，
[0035]( 一)N型单晶硅片衬底1，其衬底N杂质的掺杂浓度与衬底厚度需要根据不同的击穿电压和正向导通压降需求(600V至6500V)进行选择并通过酸、碱、去离子水超声清洗等工序，对硅表面进行化学处理。
[0036]( 二)场氧化层2生长与刻蚀:采用高温氧化的方法，在硅片表面生长氧化层，厚度1000-1500nm，生长完成之后进行光刻、湿法刻蚀，氧化层刻蚀角度越平缓越好，最终角度约为30°，场氧距多晶开口 10-12 μπι。
[0037](三)制作芯片平面栅氧化层3及多晶硅栅电极4结构:对均匀掺杂的N型单晶硅片衬底I进行高温氧化的方式，在硅片表面生长出约为0.1微米至0.2微米的氧化膜形