信息。在 多种实施例中，多级信息（例如，多个位）可被存储在各自的存储器单元中。
[0036] 尽管电阻式存储器仍然在发展阶段，发明人相信，电阻式存储器将取代传统的 NAND和NOR闪速存储装置，以及取代其他存储器装置。发明人已观察到，电阻式存储器的发 展已经遇到了实际制造的瓶颈，也就是相关装置（例如，衬里制造产品的前端）的热预算限 制。热预算是指在特定的温度操作期间，转移到芯片的热能总量。在制造所述电阻式存储 器的工艺中，举例来说，会希望不要对互补金属氧化物半导体（CMOS)装置施加过量的热量 等而产生不利影响。因此，在基板内的CMOS装置可以根据CMOS芯片或衬底将热预算限制 加到存储器元件的制造（例如，通过衬里制造工艺的后端的方式）。同样地，举例来说，应该 在集成电路中的电阻式存储器装置的制造期间考虑热预算限制。为了解决热预算的限制， 一些技术已经试图使电阻式存储器从CMOS电路中分离。因此，在一些情况下，电阻式存储 器形成在与其上形成有CMOS电路的芯片分离的芯片上。形成所述电阻式存储器之后，芯片 可以被（翻转倒置并）结合到CMOS电路。发明人意识到，上述方式会带来额外的成本以及 与制造电阻式存储器相关的其他挑战。
[0037] 与电阻式存储器的集成相关联的另一挑战是来自所述电阻式存储器工艺的等离 子体损伤。可能有大量的复杂塑化工艺在等离子体损伤的角度来看会影响CMOS电路。发 明人相信，至少还有一些等离子体损伤问题没有被成功解决。
[0038] 对于CMOS电路的顶部上的电阻式存储器的单片集成的另一个挑战或限制包括使 用加衬工艺的现有后端的能力。加衬工艺的现有后端的使用可以减轻或避免在电阻式存储 器的制造过程中后端布线里的RC延迟（其中"R"是金属线电阻而"C"是在层间介电电容） 的改动。举例来说，RC延迟的变化可能使电气模型变得无用。例如，一些技术使用客制化 工艺来将存储器制造集成到线路工艺的后端。CMOS电路可在後端中具有布线的多个层，并 且发明人已知的一些技术尝试将存储器元件集成到后端。这个过程是复杂的并且，到现在 为止，不能在未显著改变加衬工艺的后端的情况下进行。在此所揭露的一个或多个面向可 结合现有的加衬工艺後端或其上的改进的至少一个子集。此外，所公开的面向可以符合这 种工艺的热预算约束。
[0039] 一种集成电路（1C)的铸造包括各种为了将电阻式存储器并入加衬工艺后端的设 备及工艺。本公开内容的发明人相当熟悉与其关联的后端材料相容性问题。所述一个或多 个所公开的面向可以用相对于其它电阻式存储器的制造工艺来说的一个相对简单的方式， 执行制造电阻式存储器装置的工艺。例如，存储器堆栈，如本文中所讨论的，与其他存储器 制造工艺所使用的20或30个附加层相比，在一些实施例中，存储器堆栈可以只增加一个或 两个附加层。这可以显著降低与作为加衬工艺后端制造电阻式存储器相关联的成本、复杂 性和工艺开销。另外，相对于其他工序，各种本发明的面向可以轻易地缩放到下一个世代节 点（例如，便于更小的存储器单元，和因此更大的芯片密度）。
[0040] 此外，一个或多个本发明的面向可以通过用於将电阻式存储器单片集成到加衬工 艺前端的产品（例如CMOS衬底）的一个或多个公开的工艺，而达到更小的芯片尺寸和更低 的成本。此外，可使用标准的1C铸造相容制造工艺进行电阻式存储器装置的制造。多种实 施例也可以在单片集成（例如，通过CMOS装置）之后不变更设计而实现，以考虑寄生结构 的改变。寄生结构是装置（例如，存储器装置）中的一部分，其将结构重组为不同的半导体 装置，这可能会导致装置进入非计画中的操作。此外，在至少一个公开的实施例中，提供了 一种制造工艺的产品（例如，存储器装置），其可包括在一个CMOS电路的电阻式存储器的单 片集成。此外，该制造方法可以在进一步的实施方式中包括集成电路铸造相容工艺（例如， 新的或不同的工艺不是必要的。然而在替代的实施例中，此工艺的进一步改进不应被排除 在本发明的各种方面的范围之外）。此外，所公开的面向可以在不超过约摄氏450度的温度 下进行。例如，该温度可以是摄氏450度或更低。多种面向可以在在由：大约摄氏450度至 约400度、大约摄氏400度至大约350度、和大约摄氏300度至约350度所组成的范围群组 中所选择的一个温度范围下进行。
[0041] 现在参考图示，图1根据本发明的一个或多个实施例，说明使用集成电路铸造相 容工艺的示例存储器单元100的方块图。存储器单元100可以包括互补金属氧化物半导体 (CMOS)层102和单片堆栈104。在各种实施例中，CMOS层102可以包括存储器驱动器电路、 处理逻辑、栅阵列、通信层、有线或无线通信电路等、或前述的适当组合。
[0042] 例如，在一个实施例中，可以提供衬底，其包括在其中形成的一个或多个CMOS装 置。在一个替代实施例中，一个或多个CMOS装置可以制造在该衬底上或内。在另一个实施 例中，可提供该衬底，其中形成有一个或多个CMOS装置，并且还包括在该衬底上或内制造 一个或多个附加CMOS装置。
[0043] 在制造单片堆栈104之前，可以在CMOS层102上方形成第一绝缘层106。所述单 片堆栈104可包括依据制造在CMOS层102上方的多个层。在一些实施例中，单片堆栈104 也可以形成在第一绝缘层106上方，而在至少一个替代实施例中，单片堆栈104可至少部分 形成在第一绝缘层106之中。此外，一个或多个附加的层，虽然没有特别示出，可根据替代 实施例（例如，参见图2和图3以及下文）而被包括在单片堆栈104中。
[0044] 根据一些实施例，所述单片堆栈104的多个层可包括第一金属层108、第二绝缘层 110、和第二金属层112。第一金属层108可以由第一金属（例如，鹤、错、银、金、贵金属、或 类似的金属、或上述的合适合金）制成。第二金属层112可以由第二金属（例如，在一个实 施例中是含有氮化钛的铝）形成。另外，电阻式存储器装置结构114可以制造在第二绝缘 层110内。电阻式存储器装置结构114可以产生第一金属层108和第二金属层112之间的 接触。
[0045] 所述电阻式存储器装置结构114可以在CMOS层102的热预算内来制造。例如，电 阻式存储器装置结构114可以在摄氏450度或更低的温度下制造。根据一个实施方式，该 温度可以是摄氏450度或更低。在多个实施例中，所述电阻式存储装置结构的制造可包含 在由：大约摄氏450度至约400度、大约摄氏400度至大约350度、和大约摄氏300度至约 350度所组成的范围群组中所选择的一个温度范围下制造。
[0046] 发明人相信介电常数施加了限制，而因此用低的热预算建构电阻式存储器装置可 以提供相较於其他高温存储器制造工艺来说较低的制造成本，因为该其他高温存储器的 制造工艺具有高温元件，如上所述，而必须与CMOS分开制造，并且不会作为该CMOS芯片 的单片工艺。作为一个示例，用于CMOS装置的栅极介电材料可以是Applied Materials Producer Black Diamond(HBD3)的低k电介（例如，K〈 = 3.0)，然而本发明不局限于该示 例。
[0047] 在一个实施方式中，电阻式存储器元件结构114可以保留在第一金属层108和第 二金属层112之间所定义的距离。例如，当电阻式存储器装置结构114形成时，第一金属层 108和第二金属层112之间的距离保持近似相同。换句话说，如果在所建立的制造工艺中， 最後会包含电阻式存储器装置结构114,第一金属层108和第二金属层112之间的距离也不 会明显变大。在一些实施例中，第一金属层108和第二金属层112之间的距离与第二金属 层112和第三金属（未示出，但可参见例如图3和4及下文）之间的距离是相同的。
[0048] 在一个面向中，电阻式存储器装置结构114可以实现成柱式装置。例如，柱式装置 可以包括形成在第一金属层108上的电阻式存储器装置结构114的第一部分。柱式装置还 可以包括由多个相邻材料（例如，所述第二部分包括多个相邻材料的层）形成的第二部分 (例如，过大层）。在一些实施例中，材料层为圆柱形，并大致上是同心的，例如第一圆柱和 第二圆柱。然而本发明并不限于此实施例。柱式装置的第二部分可以接触第二金属层112。 此外，在至少一个实施例中，第一部分可具有圆柱状或近似圆柱状、多边形或近似多边形等 的横截面（例如，从顶部或底部看的时候），其具有已定义的周长。此外，第二部分可具有 比第一部份的定义周长较大的周长（例如，较大直径、较大半径等）。在一个或多个实施例 中，第一部分可以是具有第一直径的圆柱（或近似圆柱），而第二部分可以包括由该第一部 份上方的一个或多个相邻材料所形成的一系列圆柱（或近似圆柱），并具有比所述柱形装 置的第一部分的第一直径还大的至少一个附加的直径。
[0049] 在其他实施例中，如同这里所使用的，称为"圆柱"的结构或装置可替代地或另外 地包括多边形或近似多边形的形状。在另一实例中，称为圆柱的结构或装置可替代地或另 外地包括卵圆形或近似卵圆形的形状。此外，这样的结构或装置可以替换地具有圆锥形状、 近似圆锥形状等，以此类推。在另一实例中，这样的结构或装置可以是近似多边形（例如， 具有至少一个部分圆形边缘的多边形、或具有至少一个部份圆角、或多个部分圆边、或多个 部分圆角的多边形，或前述的组合）。在另一实例中，该结构或装置可具有至少一个非直线 的侧，如曲线侧。在进一步的实例中，该结构或装置可以具有一些非尖锐边或一些非尖锐 侦k在又一实例中，该结构或装置可以是近似多边形的物体、具有至少一个非直线侧的凸多 边形、或具有至少一个非尖锐边的凸多边形。在一些实施例中，横截面的面积可以基本上是 类似的或不同的。因此，应该理解的是，结构或装置的特定几何形状的参考应被认为是说明 性的，而不应被解释为用於限制本发明。
[0050] 在一个实例中，柱式装置的第二部分可以包括（例如，具有比该柱式装置的第一 部份更大的直径或周长的套环）第一圆柱，其可具有位在该第一圆柱的相对端的第一侧和 第二侧。柱式装饰可包括第二圆柱，其可具有位在该第二圆柱的相对侧的第一表面和第二 表面。第一圆柱的第一侧可接触柱式装置（例如，支柱）的第一部份，而该第一圆柱的第二 侧可接触第二圆柱的第二表面。第二圆柱的第一侧可以接触第二金属层112 (例如，参见图 3的切出部份318及下文）。
[0051] 根据实施例，所述电阻式存储器装置结构114可在包括支柱结构的柱状装置中实 现。该支柱结构可以由导电材料所形成。在一些实施例中，支柱结构可包括棱柱结构（平 行基底），其具有如圆形、近似多边形、卵圆形等的横切面图案。在一个实例中，第一圆柱是 由切换材料所形成，并且第二圆柱是由另一导电材料所形成。在一个面向中，支柱结构的导 电材料和所述第二圆柱是不同的材料。然而，根据一些面向，支柱结构的材料和第二圆柱可 以是相同的材料或相似的材料。
[0052] 根据一个实施方式中，柱式结构可以至少部分地由通孔（其藉由在其他材料中形 成孔洞、空隙等而产生）所形成，并填充有一种或多种材料或材料层（而在这样的情况下， 也可以在此称为通孔装置）。在一个实施例中，可通过填充该通孔（例如，填充该孔洞、空隙 等的一个子集）的至少一个子集的材料至少部份地形成柱式装置。在进一步的实施例中， 柱式装置可包括通孔衬垫，该衬垫是由沉积在藉由该孔洞所露出的其它材料的表面上方的 材料所形成。该通孔衬垫材料可以选自：氧化娃（的SiOx)、SiOx和氧化钛（TiOx)的化合 物、以及SiOx和氧化铝（AlOx)的化合物、或类似材料，或其合适的组合。根据一个实施方 式中，通孔设备可以被填充（在该衬垫材料上），其所选择的材料包括：铝、铝和铜、含有氮 化钛的铝、含有钛或氮化钛的铝、氮化钛、铝和铜或氮化钛、或其适当的组合，或者类似的材 料。
[0053] 在一些实现中，回到参照柱式装置的第二部分，第一圆柱可具有第一厚度而第二 圆柱可具有与第一厚度不同的第二厚度。因此，第一圆柱可以比第二圆柱厚。然而，根据其 他面向，第一圆柱可以比第二圆柱更薄。
[0054] 图2根据本发明的一个或多个实施例，说明使用集成电路铸造相容工艺的另一示 例存储器单元的方块图。存储器单元200可包括衬底202、第一绝缘层204、以及形成在该 第一绝缘层204和该衬底202的顶面上方的第一金属层206。在多种本发明的实施例中，衬 底202可以是具有一个或多个CMOS相容的装置的互补金属氧化物半导体（CMOS)衬底。此 外，第一金属层206可以由钨、铝、或类似材料形成。
[0055] 在多种实施例中，CMOS层102可包括存储器驱动器电路、处理逻辑、栅阵列等。例 如，在一个实施例中，可以提供衬底202，其包括在其中形成的一个或多个CMOS装置。在一 个替代实施例中，一个或多个CMOS装置可以至少一部分在衬底内或一部分在衬底上方而 制造。在另一个实施例中，可提供该衬底，其中形成有一个或多个CMOS装置，并且还包括在 该衬底上或内制造一个或多个附加CMOS装置。
[0056] 在一些实施例中，第一导电栓塞208可形成在第一绝缘层204内。第一导电栓塞 208 (例如，钨）可以电汽连接衬底202和第一金属层206。
[0057] 第二绝缘层210可形成在第一金属层206的顶面上。第二金属层212可形成在第 二绝缘层210上方。第一金属层206、第二金属层212、以及後续的金属层可由金属形成。另 外，电阻式存储器装置结构214可在第二绝缘层210内而形成。此外，如图所示，电阻式存 储器装置结构214可以在第一金属层206和至少一部分第一绝缘层204内形成。电阻式存 储器装置结构214可以产生第一金属层206和第二金属层212之间的接触。根据在此讨论 的多种面向，电阻式存储器装置结构214可使用集成电路铸造相容工艺形成（例如，使用现 有的集成电路铸造工具）。
[0058] 根据一个面向，形成电阻式存储器装置结构214可包括保持在第一金属层206和 第二金属层212之间定义的距离。例如，在形成该电阻式存储器装置结构214时，用于分隔 第一金属层206和第二金属层212的距离维持在该电阻式存储器装置结构214形成前大约 相同的距离。
[0059] 根据另一个实施方式，所述电阻式存储器装置结构214可实现为通孔式装置的形 式。通孔式装置可以是许多不同结构中的一个，其包含但不限于通孔结构（例如，孔洞、空 隙等）、通道、槽等等。所述通孔结构可以衬有铝、铜、银、合适的化合物，或其前述合适的组 合。在一些实施例中，所述通孔结构的衬里可以是在藉由通孔结构/通道/槽等所露出的 表面上方具有基本上均匀厚度的沉积该厚度可以是20纳米或更小，在一些实施例中，可以 是包括从一组范围选择的厚度：约15纳米至约20纳米、约10纳米至约15纳米、约5纳米 至约10纳米的、和小于约1纳米至约5纳米。另外，通孔结构可包括由导电材料制造的至 少一部分。
[0060] 图3根据本发明的一个或多个实施例，说明在制造存储器装置的示例存储器结构 300中的中间阶段的截面方块图，根据本主题公开的一个或多个实施例。存储器结构300可 包括电阻式存储器。根据多种替代性或附加的面向，存储器结构300的一个或多个垂直的 接触，例如，V4接触310,可以用柱式装置或通孔式装置取代。相应地，存储器结构300不受 限於图3中所示出的柱式装置的数个位置。
[0061] 应当指出，所述存储器架构300被示出建置在第一组金属（M3金属层302)和第二 组金属（M6金属层304)之间。为了简单起见，包含在M3金属层302下面（例如，金属M1、