集成的硅和iii-n半导体器件的制作方法
【技术领域】
[0001]本申请涉及集成的硅和II1-N半导体器件。
【背景技术】
[0002]—种集成的硅和II1-N半导体器件可以具有诸如形成于硅中的金属氧化物半导体(MOS)晶体管的电子组件，以及诸如氮化镓场效应晶体管(GaN FET)的其他电子组件或者诸如形成于II1-N半导体材料中的光电探测器、发光二极管(LED)或激光器的光电子组件，其中所述硅和II1-N半导体材料被设置在共同衬底上。在制造硅和II1-N半导体材料中的组件之前，可能期望将硅和II1-N半导体材料集成在共同衬底上。
【发明内容】
[0003]—种集成的娃和II1-N半导体器件可以通过在具有第一取向的第一娃衬底上生*m-N半导体材料来形成。具有不同的第二取向的第二硅衬底被离子注入分离核素(species)以在第二硅衬底的顶表面处的硅器件膜与在第二硅衬底的底部处的载体晶片之间形成释放层。硅器件膜附接到II1-N半导体材料，同时硅器件膜通过释放层连接到载体晶片。载体晶片随后被从硅器件膜去除。然后，硅器件膜被键合到II1-N半导体材料。第一多个组件被形成在硅器件膜之中和/或之上。硅器件膜的一部分被去除以暴露II1-N半导体材料。第二多个组件在暴露的区域中形成在II1-N半导体材料之中和/或之上。
[0004]在可替代的工艺中，在附接步骤之前，可以在硅器件膜上和/或II1-N半导体材料上形成介电夹层，使得该介电夹层被设置在该集成的硅和II1-N半导体器件中的硅器件膜与II1-N半导体材料之间。
【附图说明】
[0005]图1A-图1H以连续的制造阶段描绘了一种集成的硅和II1-N半导体器件的形成。
[0006]图2A-图2F以连续的制造阶段描绘了另一种集成的硅和II1-N半导体器件的形成。
[0007]图3A-图3D是在连续的制造阶段中的又一种集成的硅和II1-N半导体器件的剖面图。
【具体实施方式】
[0008]以下申请描述了相关的主题并且通过引用合并于此:申请号US 13/886，378 ;US2014/0042452 Al;申请号US 13/886，429 (同时提交的对应的PCT申请T1-71209W0);串请号US 13/886，688 (同时提交的对应的PCT申请T1-72417W0);申请号US 13/886，709 ;以及申请号US 13/886，744 (同时提交的对应的PCT申请T1-72605TO)。
[0009]II1-N半导体材料是这样一种材料，其中III族(硼族)元素(硼、铝、镓、铟)提供了半导体材料中的一部分原子，而氮原子提供了其余部分的原子。II1-N半导体材料的示例是氮化镓、氮化硼镓、氮化铝镓、氮化铟和氮化铟铝镓。可以用可变下标来书写II1-N材料以指示可能的化学计量范围。例如，氮化铝镓可以被写成AlxGa1 XN，并且氮化铟铝镓可以被写成InxAlyGa1 x yN。GaN FET是包括II1-N半导体材料的场效应晶体管的示例。
[0010]图1A-图1H以连续的制造阶段描绘了一种集成的硅和II1-N半导体器件的形成。
[0011]图1A示出具有第一晶体取向(例如111取向)的硅单晶第一衬底100。在第一衬底100的顶表面上形成II1-N半导体材料的层堆叠102。第一晶体取向可以被选择为有利于II1-N半导体材料的层堆叠102的生长。例如，II1-N半导体材料的层堆叠102可以包括形成于第一衬底100的顶表面上的100-300纳米氮化铝的不匹配隔离层以及I至7微米AlxGa1 XN的分级层的缓冲层，该II1-N半导体材料的层堆叠102在不匹配隔离层处是富铝的并且在缓冲层的顶表面处是富镓的。在该示例的一些版本中，II1-N半导体材料的层堆叠102还可以包括形成于缓冲层上的300至2000纳米的半绝缘氮化镓的电隔离层以及形成于该电隔离层上的25至1000纳米的氮化镓的低缺陷层。
[0012]在该示例的进一步版本中，II1-N半导体材料的层堆叠102还可以包括形成于低缺陷层上的屏障层。例如，该屏障层可以是8至30纳米的AlxGa1…或InxAlyGa1 x yN。例如，屏障层中的III族元素的成分可以是24%至28%的氮化铝和72%至76%的氮化镓。在低缺陷层上形成屏障层会在屏障层正下方的低缺陷层中产生具有例如I X 112Cm 2至2 X 1013cm 2的电子密度的二维电子气。II1-N半导体材料的层堆叠102还可以包括可形成于屏障层上的2至5纳米的氮化镓的可选的盖层。
[0013]在图1B中，在二维电子气形成于II1-N半导体材料的层堆叠102中的当前示例的版本中，隔离区104被形成在为随后的硅膜所限定的区域中。隔离区104的形成可以包括W111-N半导体材料的层堆叠102去除材料，使得在隔离区104中二维电子气被破坏，如图1B所描述。可替代地，隔离区104的形成可以包括离子注入掺杂剂，使得在隔离区104中二维电子气被破坏。
[0014]在图1C中，在从隔离区104中的II1-N半导体材料的层堆叠102去除材料的当前示例的版本中，介电材料被形成于隔离区104中并且随后被平面化以与II1-N半导体材料的层堆叠102的顶表面基本共面，如图1C所描述。例如，介电材料可以是使用四乙基原硅酸酯通过等离子增强化学气相沉积(PECVD)工艺形成的二氧化硅，四乙基原硅酸酯也被称为四乙氧基甲硅烷或TEOS。
[0015]在图1D中，提供具有第二晶体取向的第二硅衬底106，第二晶体取向不同于第一衬底100的第一取向。例如，第二晶体取向可以是(100)。裂解的核素(诸如氢)被以足够的剂量和能量离子注入到第二硅衬底106内以形成分离层108，该分离层108被设置在硅器件膜110与第二硅衬底106的载体部分112之间。第二晶体取向可以被选择以提高随后在硅器件膜110中形成的组件的性能。例如，硅器件膜110可以是2至5微米厚。裂解的核素可以是针对2微米厚的硅器件膜110以225KeV的能量至针对5微米厚的硅器件膜110以450KeV的能量以5X 116Cm 2至2X10 17cm 2的剂量注入的氢。在形成分离层108之后，硅器件膜110可以在过氧化氢和氢氧化氨的混合水溶液中进行清洗。
[0016]在图1E中，实行键合操作，其中硅器件膜110至少部分地附接到II1-N半导体材料的层堆叠102。例如，该键合操作可以包括在0.8兆帕至I兆帕的压力和400°C至420°C下将硅器件膜110和II1-N半导体材料的层堆叠102压在一起。在该键合操作期间，第二硅衬底106的载体部分112通过分离层108保持附接到硅器件膜110。
[0017]在图1F中，实行分离过程，其在分离层108处将载体部分112和硅器件膜110分开，留下硅器件膜110键合到II1-N半导体材料的层堆叠102。该分离过程可以包括将载体部分112加热到450°C以上。在该分离过程中，硅器件膜110与II1-N半导体材料的层堆叠102之间的键合可以变得更强。第一衬底100保持附接到II1-N半导体材料的层堆叠102。
[0018]在图1G中，在II1-N半导体材料的层堆叠102中用于随后形成组件的区域中去除硅器件膜110的一部分，留下硅器件膜110中的多个区在适当的位置以用于随后在硅器件膜110中形成组件。例如，通过形成暴露出要被移除的那部分硅器件膜110的光刻胶蚀刻掩模，并且在暴露的区域执行硅蚀刻工艺以去除硅，可以去除该部分硅器件膜110。用于去除硅器件膜110的一部分的其他工艺也在当前示例的范围内。在当前实施例的一些版本中，在去除硅器件膜110的该部分之后，可以在II1-N半导体材料的层堆叠102上形成II1-N材料的额外层。
[0019]在图1H中，在硅器件膜110之中和/或之上形成第一多个组件114。例如，第一多个组件114可以包括图1H中所描述的MOS晶体管。其他组件诸如双极结型晶体管、二极管和电阻器也在当前示例的范围内。在II1-N半导体材料的层堆叠102之中和/或之上形成第二多个组件116。例如，第二多个组件116可以包括图1H中所描述的GaN FET0其他组件诸如光电探测器、LED或激光器也在当前示例的范围内。集成的硅和II1-N半导体器件118包括硅器件膜110中的第一多个组件114和II1-N半导体材料的层堆叠102中的第二多个组件116两者的实例。在图1H中以虚线示出集成的硅和II1-N半导体器件118的轮廓。可以使用划线、切割或其他分割工艺将集成的硅和II1-N半导体器件118分开。使用参考图1A到图1H所描述的工艺形成集成的硅和II1-N半导体器件118与其他工艺相比可以有利地提供较低的制造成本和复杂度，在其他工艺中II1-N半导体材料的层堆叠102被转移到与II1-N半导体材料的层堆叠102初始形成于其上的衬底不同的衬底。
[0020]图2A-2F以连续的制造阶段描绘了另一个集成的硅和II1-N半导体器件的形成。在图2A中，提供具有第一晶体取向(例如111取向)的硅单晶第一衬底200。在第一衬底200的顶表面上形成II1-N半导体材料的层堆叠202，如参考图1A所描述。隔离区104可以形成于为随后的硅膜所限定的区域中，如参考图1B和图1C所描述。介电材料的第一层间膜220可以被形成在II1-N半导体材料的层堆叠202上方，并且就本发明而言是在隔离区104上方。例如，第一层间膜220可以是通过旋涂甲基倍半硅氧烷(MSQ)且随后烘烤出溶剂并使介电材料退火来形成的10至100纳米的基于二氧化娃的介电材料。其他介电材料和用于第一层间膜220的其他形成工艺也在当前示例的范围内。
[0021]在图2B中，提供具有第二晶体取向(例如，100)的第二硅衬