大于1900°C的温度下执行这种热处理，例如约1700°C的温度。热处理例如执行约30分钟。热处理的气氛优选为惰性气体气氛，例如氩气气氛。
[0073]如图8中所示，具有开口的掩膜层61形成在外延膜90的上表面P2上。开口形成为对应沟槽TR的位置(图2)。掩膜层61优选由二氧化硅制成，且更优选通过热氧化形成。
[0074]如图9中所示，执行采用掩膜层61的热蚀刻。以下将说明热蚀刻的细节。通过这种热蚀刻，沟槽TR形成在外延膜90的上表面P2中。在这种情况下，特定面自发地形成在沟槽TR的侧壁表面SW上，特别地，形成在基极层82上。随后，借助诸如蚀刻的适当方法移除掩膜层61 (图10)。
[0075]如图11中所示，栅极氧化物膜91形成在沟槽TR的侧壁表面SW和底表面BT上。栅极氧化物膜91具有在基极层82上将上漂移层81B和源极区83彼此连接的部分。栅极氧化物膜91优选通过热氧化形成。
[0076]在栅极氧化物膜91形成之后，利用一氧化氮(NO)气体作为气氛气体执行NO退火。温度分布例如具有温度不小于1100°C且不大于1300°C的条件，且保持时间约为I小时。因此，氮原子引入栅极氧化物膜91和基极层82之间的界面区中。因此，抑制了界面区中界面态的形成，由此实现提高的沟道迀移率。应当注意除NO气体之外的气体可用作气氛气体，只要可由此引入氮原子即可。在NO退火之后，可利用氩(Ar)气作为气氛气体进一步执行Ar退火。优选在高于上述NO退火中的加热温度且低于栅极氧化物膜91的熔点的加热温度下执行Ar退火。这种加热温度例如保持约I小时。因此，进一步抑制栅极氧化物膜91和基极层82之间的界面区中的界面态的形成。应当注意除Ar气之外，诸如氮气的惰性气体可用作气氛气体。
[0077]如图12中所示，栅电极92形成在栅极氧化物膜91上。具体地，栅电极92形成在栅极氧化物膜91上以便在栅极氧化物膜91插入其间的情况下填充沟槽TR内的区域。例如可通过形成导体膜或掺杂硅膜并执行CMP(化学机械抛光)执行形成栅电极92的方法。
[0078]参考图13，层间绝缘膜93形成在栅电极92以及栅极氧化物膜91上以便覆盖栅电极92的暴露表面。执行蚀刻以在层间绝缘膜93和栅极氧化物膜91中形成开口。通过开口，源极区83和接触区84中的每一个都暴露在上表面P2上。随后，在上表面P2上，源电极94形成为接触源极区83和η接触区84中的每一个。
[0079]再次参考图2，漏电极98形成在下漂移层81Α上，且单晶衬底80插入其间。形成源极互连层95。以此方式，获得MOSFET 200。
[0080](热蚀刻)
[0081]通过使将要被蚀刻的目标在高温下经历反应气体而执行热蚀刻，且基本上没有物理蚀刻功能。反应气体可在加热下与碳化娃反应。通过将反应气体在加热下提供至外延膜90，而蚀刻外延膜90。
[0082]反应气体优选包含卤族元素。卤族元素优选包括氯或氟。例如，对于反应气体来说，可采用包含C12、BC13、CF4W& SF6中至少一种的工艺气体。特别适用的反应气体是Cl 2。工艺气体也可以包括氧气。工艺气体优选包括载气。适用的载气的实例包括氮气、氩气或氦气。
[0083]为了确保蚀刻速率，用于热蚀刻的外延膜90的加热温度的下限优选约为700°C，更优选约为800°C，且进一步优选约为900°C。另一方面，为了抑制蚀刻损伤，加热温度的上限优选约为1200 °C，更优选约为1100 °C，且进一步优选约为1000°C。
[0084]在热蚀刻中，例如以约70 μ m/小时的蚀刻速率蚀刻碳化硅。用于二氧化硅的蚀刻速率远小于上述蚀刻速率，因此可充分抑制掩膜层61 (图8和图9)被消耗，只要其由二氧化硅制成即可。
[0085](本实施例的功能和效果)
[0086]根据本实施例的MOSFET 200 (图2)，晶体管元件EL不仅提供在中心部PC中，还提供在外边缘部PT中。换言之，不仅在中心部PC，而且在外边缘部PT中，提供元件结构以提供半导体器件固有的功能(例如开关功能)。
[0087]而且，外边缘区段CT包括通过具有外边缘嵌入区TB的至少一部分而具有不同于中心区段CC的杂质浓度的杂质浓度的部分。因此，外边缘区段CT可提供有用于提高MOSFET200的击穿电压的终端结构(例如，JTE区72和保护环区73)。
[0088]如上所述，外边缘部PT提供有元件结构和终端结构。因此，与外边缘部PT仅具有元件结构和终端结构之一的情况相比，外边缘部PT能有效地用于平面布局中。因此，在提高击穿电压时，可使MOSFET 200的尺寸变小。
[0089]而且，因为外延膜90的材料是碳化硅，因此MOSFET 200可应对高电压，例如0.4MV/cm或更大的最大电场可施加至漂移区81。而且，因为提供了缓和区71和外边缘嵌入区TB，因此MOSFET 200可构造为在上述电压应用下，上范围RB中的最大电场强度变得小于下范围RA中的最大电场强度的一半。这致使进一步在晶体管元件EL附近的上范围RB中降低作为击穿电压的决定因素的电场强度。具体地，使得施加至栅极氧化物膜91的电场强度在通过沟槽TR的侧壁表面SW和底表面BT形成的角部处更低。相反，下范围RA中的最大电场强度是中心部PC中的上范围RB中的最大电场强度的两倍或更大，由此使下范围RA中的最大电场强度更高，其不作为击穿电压的决定因素。因此，更高的电压可施加至MOSFET200。SP，可提高击穿电压。
[0090]应当注意，MOSFET 200的结构(图2)是使得与在截止状态期间通过外边缘部PT中的上范围RB保持电压相比，通过下范围RA保持增加的电压。如果这种结构应用至Si半导体器件而替代SiC半导体器件，则可能发生下范围RA中的Si层的击穿现象，因此不能实现高击穿电压。特别是在厚度方向上对应于附加区段CE的部分处的上表面P2中没有保护环时，更不可能获得高击穿电压。因此，MOSFET 200的结构不太适用于Si半导体器件，而是特别适用于SiC半导体器件。
[0091](变型)
[0092]如图14中所示，作为MOSFET 200 (图2)的一个变型的M0SFET200P是平面型。具体地，沟槽TR(图2)没有提供在外延膜90的上表面P2中，且包括基极层82P、源极区83P以及接触区84P的杂质区形成在平面P2中。而且，栅极氧化物膜91P提供在平面P2上。栅电极92P提供在氧化膜9IP上。
[0093](特定面的构造)
[0094]如上所述，沟槽TR的侧壁表面SW(图2)优选特别在基极层82上具有特定面。下文说明侧壁表面SW具有特定面的情况。
[0095]如图15中所示，侧壁表面SW具有包括面SI(第一面)的特定面。面SI具有{0-33-8}的面取向，且优选具有(0-33-8)的面取向。优选地，侧壁表面SW微观地包括面SI。优选地，侧壁表面SW还微观地包括面S2(第二面)。面S2具有{0-11-1}的面取向，且优选具有(0-11-1)的面取向。这里，术语“微观地”是指“微小到考虑至少为原子间距两倍大的尺寸”。对于观察这种微观结构的方法来说，例如可采用TEM(透射电子显微镜)。
[0096]优选地，侧壁表面SW具有组合面SR。组合面SR由周期重复的面SI和S2形成。这种周期结构例如可通过TEM或AFM(原子力显微镜)观察。组合面SR具有{0-11-2}的面取向，且优选具有(0-11-2)的面取向。在这种情况下，组合面SR宏观地相对于{000-1}面具有62°的倾斜角。这里，术语“宏观地”是指“忽视具有约原子间距的尺寸的微小结构”。对于这种宏观倾斜角的测量来说，例如可利用采用常规X射线衍射的方法。优选地，在沟道表面中，载流子在沟道方向CD上流动，其中具有上述周期重复。
[0097]以下将说明组合面SR的详细结构。
[0098]通常，对于Si原子(或C原子)来说，当从(000-1)面观察4H多晶型的碳化硅单晶时，如图16中所示，重复提供层A中的原子(附图中的实线)，设置在其下的层B中的原子(附图中的虚线)，以及设置在其下的层C中的原子(附图中的点划线)，以及设置在其下的层B中的原子(附图中未示出)。换言之，四层ABCB可被认为是一个周期，提供诸如ABCB ABCB ABCB...的周期层叠结构。
[0099]如图17中所示，在(11-20)面(沿图16的线XVI1-XVII截取的截面)中，构成上述一个周期的四层ABCB中的每一个中的原子没有沿(0-11-2)面完全对准。在图17中，(0-11-2)面示出为穿过层B中的原子的位置。在这种情况下，应当理解层A和C中的原子中的每一个都从(0-11-2)面偏离。因此，即使在碳化硅单晶的表面的宏观面取向，即忽略其原子级结构的面取向被限于(0-11-2)，这种表面可具有各种微观结构。
[0100]如图18中所示，组合面SR由交替提供的具有(0-33-8)的面取向的面SI以及连接至面SI并具有不同于各个面SI的面取向的面S2构成。面SI和S2中每一个都具有两倍于Si原子(或C原子)的原子间距的长度。应当注意对面SI和面S2取平均的平面对应于(0-11-2)面(图 17