一种cmos器件中栅极金属和接触孔金属的制备方法
【技术领域】
[0001]本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种先进CMOS器件中栅极金属和接触孔金属的制备方法。
【背景技术】
[0002]在45nm技术节点及以上的MOS晶体管工艺中，一般都是采用二氧化硅作为栅氧化层，采用多晶硅作为栅极材料。随着半导体器件几何尺寸的进一步缩小，栅氧化层厚度也随着减小，这将带来越来越高的栅漏电流。在32nm技术节点及以下，已经大规模地采用高K介质/金属栅(HKMG)结构来代替栅氧化层/多晶硅栅极结构作为解决方案。目前在32nm技术节点上，采用HKMG结构后，栅漏电流已降为原来的十分之一。
[0003]在制作HKMG结构晶体管的工艺方面，存在着两种集成方案:前栅集成方案(Gate-First)和后栅集成方案(Gate-Last)。现今已基本采用Gate-Last集成方案，该方案的好处在于消除了金属栅极受到包括高温结退火在内的多次热处理，进而引起电学性能的漂移的影响。Gate-Last又可分为高K介质(HK)先做、金属栅(MG)后做(HK First&MGLast)和HK/MG都后做(HK&MG Last)这两种方案。
[0004]高K介质即介电质常数高的介质材料；金属栅则一般包含功函数金属和栅极金属(或称为沟槽填充材料)。采用合适的功函数金属能够提供合适的晶体管阈值电压(Vt)，并且可有效缓解电子迀移率退化；栅极金属则需要选用与功函数金属黏附性好、电阻低的金属。
[0005]目前的后栅集成方案的工艺步骤通常为:
[0006]I)采用HK+多晶硅工艺制作金属栅极，然后在上面覆盖二氧化硅隔离层；
[0007]2)对二氧化硅隔离层进行化学机械抛光(CMP)平坦化，直到多晶硅露出，然后通过湿法刻蚀去除栅极内的多晶硅，形成栅极沟槽；
[0008]3)在栅极沟槽内分别淀积功函数金属和栅极金属；
[0009]4)CMP栅极沟槽外的栅极金属和功函数金属，然后分别淀积刻蚀阻挡层(一般为SiN或SiCN)和二氧化硅，并进行后续接触孔的制作。
[0010]采用上述后栅集成方案所制作的器件如图1所示，图1是现有的采用HKMG结构并制作接触孔后的CMOS结构示意图。该CMOS结构包括形成于半导体衬底层100中的浅沟槽隔离(STI)、源漏注入区域(Source、Drain)和源漏区上导电的金属娃化物103，以及形成于半导体衬底层之上的HKMG结构、接触孔；其中HKMG结构包括HK介质材料109、MG材料108和107 (包括功函数金属108和栅极金属107)，其侧部具有栅极侧墙106 ;接触孔填充有接触孔金属104，并具有金属阻挡层105 ;在HKMG结构和接触孔外覆盖有二氧化硅隔离层101、102。该CMOS结构包括图示的PMOS区域和NMOS区域。
[0011]在上述的后栅集成方案中，通常需要使用到三道CMP工艺，即开多晶硅CMP (Polyopening CMP)、金属栅极 CMP (Metal gate CMP)和接触孔金属 CMP (Contact CMP)。而且，在Metal gate CMP时还存在如下诸多问题:
[0012]I)抛光不够造成的短路和过多的过抛光导致的栅变薄，并造成高的栅电阻带来的小工艺窗口；
[0013]2)需要很好的芯片单元(Die)内均匀性；
[0014]3)由于栅极(gate)的尺寸很小，CMP引起的缺陷(defect)对器件良率的影响很大。
[0015]随着器件集成方案的发展，栅极的金属材料也发生了变化，从传统的掺杂多晶硅(Poly)变化到适用于28nm?45nm的第一代HKMG使用的金属铝(Al)，再变化到适用于28nm以下第二代HKMG使用的金属钨(W);而且功函数金属通常也使用诸如TiN、TaN等本可以用来制作扩散阻挡层的材料。以上两点为本发明提供了改进的可能。
【发明内容】
[0016]本发明的目的在于克服现有技术存在的上述缺陷，提供一种CMOS器件中栅极金属和接触孔金属的制备方法，在制作HKMG结构晶体管的后栅集成方案中，通过采用刻蚀替代化学机械抛光工艺进行栅极金属和接触孔金属的制作，可极大地减少传统工艺对器件性能的影响，并可实现栅极金属和接触孔金属的一次性形成。
[0017]为实现上述目的，本发明的技术方案如下:
[0018]一种CMOS器件中栅极金属和接触孔金属的制备方法，包括以下步骤:
[0019]步骤SOl:提供一以高K介质/多晶硅为栅极的CMOS结构，在所述CMOS结构上覆盖第一层间介质隔离层，并CMP平坦化至多晶硅露出；
[0020]步骤S02:通过光刻定义出接触孔的位置，并刻蚀形成接触孔；去除栅极内的多晶硅，形成栅极沟槽；
[0021]步骤S03:在所述栅极沟槽和接触孔上覆盖第一金属作为栅极功函数金属及接触孔扩散阻挡层，然后，生长第二金属作为栅极金属及接触孔金属；
[0022]步骤S04:对所述第二金属进行CMP平坦化，采用光刻和刻蚀依次去除不需要的第二金属和第一金属，以在栅极沟槽和接触孔位置上方形成凸起的第二金属立柱；
[0023]步骤S05:在所述第二金属立柱上覆盖刻蚀阻挡层，然后，生长第二层间介质隔离层并进行CMP平坦化，将所述第二金属立柱露出。
[0024]优选地，所述第一金属为TiN、TiAl.TaN, TiC或TaC。
[0025]优选地，所述第一金属通过化学气相淀积、物理气相淀积或原子层淀积工艺形成。
[0026]优选地，所述第一金属的厚度为15?25纳米。
[0027]优选地，所述第二金属为Al、W、T1、AlCu或TiAl。
[0028]优选地，所述第二金属通过化学气相淀积或物理气相淀积工艺形成。
[0029]优选地，所述刻蚀阻挡层材料为SiN或SiCN。
[0030]优选地，所述刻蚀阻挡层通过化学气相淀积或原子层淀积工艺形成。
[0031]优选地，所述刻蚀阻挡层的厚度为15?25纳米。
[0032]优选地，步骤S02中，通过干法或湿法刻蚀去除栅极内的多晶硅。
[0033]本发明的优点在于，本发明运用后栅工艺制备到接触孔制备的集成方法，通过采用刻蚀替代CMP工艺进行栅极金属和接触孔金属的制作，仅在一些关键步骤和界面上利用CMP工艺进行平坦化应用，而不参与最终器件的形成，因而减少了其对器件性能的影响；此外，本发明采用相同的第一金属作为栅极功函数金属和接触孔金属扩散阻挡层，以及采用相同的第二金属作为栅极金属和接触孔金属，可实现栅极金属和接触孔金属的一次性成型，从而利用此新集成制作方法减少了工艺步骤。
【附图说明】
[0034]图1是现有的采用HKMG结构并制作接触孔后的CMOS结构示意图；
[0035]图2是本发明一种CMOS器件中栅极金属和接触孔金属的制备方法的流程图；
[0036]图3?图8是本发明一较佳实施例根据图2的方法形成器件的结构示意图。
【具体实施方式】
[0037]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0038]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0039]在以下本发明的【具体实施方式】中，请参阅图2，图2是本发明一种CMOS器件中栅极金属和接触孔金属的制备方法的流程图；同时，请参阅图3?图8，图3?图8是本发明一较佳实施例根据图2的方法形成器件的结构示意图。如图2所示，本发明一种CMOS器件中栅极金属和接触孔金属的制备方法，包括以下步骤:
[0040]如框01所示，步骤SOl:提供一以高K介质/多晶硅为栅极的CMOS结构，在所述CMOS结构上覆盖第一层间介质隔离层，并CMP平坦化至多晶硅露出。
[0041]请参阅图3。首先，采用后栅集成方案(Gate-Last)来制备一 CMOS结构基底。该CMOS结构基底可包含衬底层100和含有第一层间介质隔离层204的栅极层200。所述衬底层100可以采用电子领域中已知的任何类型，如体硅、绝缘层上半导体(SOI)、完全耗尽、部分耗尽、FIN型或其他类型衬底。亦可采用现有的常规工艺来制备所述衬底层100的