构带有如本领域已知的有源区和用于漏极和源极的欧姆触点。然后在步骤815中在有源区之上形成栅极电介质层。
[0091]在方块815中形成栅极电介质层之后，在方块820中在栅极电介质层之上形成用于栅极的金属化和用于电荷分布结构的底部带条的金属化。接下来，在方块825中，在用于栅极的金属、用于底部带条的金属以及用于漏极和源极的触点之上形成第一钝化层。
[0092]然后在方块830中，形成穿过第一钝化层的通孔，在方块830中期望将底部带条与顶部带条接合以形成电荷分布结构的部件。然后在方块835中，将金属沉积在第一钝化结构的表面上且使其穿过第一钝化层中的通孔以形成与电荷分布结构的底部带条接合的电荷分布结构的顶部带条。在方块840中，此过程以第二钝化层的形成结束。
[0093]图9A是示出包括根据本发明的教导的电容耦合电荷分布结构的另一个示例性HFET的多个部分和特征的相对位置的立体图900。图9B是图9A中示出的器件的一个不同的立体图950。图9A和图9B中示出的示例性半导体器件具有允许可选的栅极电介质层的附加钝化层，而栅极电介质层724在图7A和图7B中所例示的结构中是强制性的。在不具有栅极电介质层924的实施例中，栅极触点914形成到第二有源层926的肖特基触点，且钝化层930将电荷分布结构的部件E1 916, E2 918和E3 920与第二有源层926绝缘。
[0094]图9A和图9B例示根据本发明的教导可以如何从制造HFET期间沉积的金属装配电荷分布结构的部件。如在图7A和图7B中，在图9A和图9B中示例性器件的一些层的部分已被移除以更详细地暴露下面的特征。
[0095]类似于图7A和图7B的视图，图9A的立体图中最接近观察者的面示出第一有源层928、第二有源层926和可选的电介质层924。图9A还示出沉积在第二有源层926之上的传导源极触点912和传导漏极触点922。
[0096]可选的栅极电介质924在源极触点912与漏极触点922之间沉积在第二有源层926之上。传导栅极触点914沉积在栅极电介质层924之上，然后是第一钝化层930沉积在栅极触点914、源极触点912和漏极触点922之上。在不使用栅极电介质924的实施例中，栅极触点914直接沉积在第二有源层926上以形成肖特基触点。
[0097]第一钝化层930包围电容耦合电荷分布结构的底部带条916、918和920的三个侧面，将所述底部带条彼此分开且将所述底部带条与器件的在下面的和与所述底部带条相邻的其他部分分开。图9A和图9B还示出第二钝化层910和第三钝化层908。
[0098]类似于图7A和图7B，图9A的替代构造示出形成电荷分布结构的三个部件的顶部带条902、904和906以及底部带条916、918和920。图9B示出接合到底部带条916的顶部带条912、接合到底部带条918的顶部带条904以及接合到底部带条920的顶部带条906，其中所述接合是通过在每个条带的一端处的穿过钝化层910中的竖直通孔的相应传导沉积物956、954和952实现的。
[0099]图10是大体上例示构造图9A和图9B中所例示的带有根据本发明的教导的电荷分布结构的示例性半导体器件的示例性过程中的样本操作流程的示例性流程图。在方块1005中开始之后，在方块1010中形成用于高电子迀移率晶体管(HEMT)的结构，该结构带有如本领域已知的有源区和用于漏极和源极的欧姆触点。然后在方块1015中在有源区之上形成可选的栅极电介质层。在不使用可选的栅极电介质层的实施例中，跳过方块1015。
[0100]在使用可选的栅极电介质层的实施例中，在完成方块1015中的操作之后，然后在方块1020中形成用于栅极的金属化。接下来，在方块1025中，在用于栅极的金属以及用于漏极和源极的触点之上形成第一钝化层。第一钝化层的形成可以包括移除钝化材料以形成用于电荷分布结构的底部带条的沟道。然后在方块1030中，沉积金属用于电荷分布结构的底部带条，然后是在方块1035中的第二钝化层。
[0101]然后在方块1040中，形成穿过第二钝化层的通孔，在方块1040中期望将底部带条与顶部带条接合以形成电荷分布结构的部件。然后在方块1055中，将金属沉积在第二钝化层的表面上且使其穿过第二钝化层中的通孔以形成与电荷分布结构的底部带条接合的电荷分布结构的顶部带条。在方块1050中，此过程以第三钝化层的形成结束。
[0102]高压HFET被制造为，除了其他性能外，具有可预测且稳定的击穿电压。高压HFET的制造可以包括由电绝缘材料包围的传导部件的特别结构。这样的绝缘导体有时叫做浮置导体(floating conductor)，因为在动态条件下，它们的电势相对于一个参考电势值不具有良好受控的关系。在动态条件下，浮置导体可以以受控的方式改变它们的电势。
[0103]这样的特别结构的实施例包括图1、图2、图3A、图4、图5A、图6、图7A、图7B和图9A、图9B中示出的高压HFET的电荷分布结构。在电绝缘材料内的传导部件之间的电容耦合可以允许净总电荷响应于器件的端子处的电压的快速变化而或多或少均匀地分布在器件的一个区域内。在电压转变期间电荷的分布可以防止可降低击穿电压的高局部电场。使用电荷分布结构也可以允许器件的设计者在制造之前进行击穿电压的精确预测。
[0104]包围电荷分布结构的传导部件的完美的绝缘材料将防止传导部件从环境中捕获静电荷。穿过非完美的绝缘材料泄漏的电流可以导致电荷积聚在电荷分布结构的传导部件上。
[0105]源自积聚的静电荷的电场可以干扰电荷分布结构防止降低器件的击穿电压的高动态电场的能力。由于积聚的静电荷是器件上过去的电应力的结果，击穿电压可以取决于器件的历史。
[0106]在一些情况下，可能有必要防止静电荷积聚在半导体器件中的浮置导体上。
[0107]例如，可以使用耦合到半导体器件的电荷分布结构中的导体的晶体管网络。当半导体器件处于断开状态时，该网络的晶体管允许电荷积聚在导体上，且当半导体处于导通状态时，晶体管自动地减少导体上积聚的电荷。
[0108]图11是示出示例性静态放电系统1102的等效电路的电原理图1100。在图11的电路中，晶体管Qhv 1150是包括内部电容耦合电荷分布结构1174的部件的高压HFET。晶体管Qhv 1150是具有漏极端子1152、栅极端子1156和源极端子1158的HFET。
[0109]高压HFET Qhv 1150的内部电容耦合电荷分布结构1174由被电绝缘材料1104包围的传导部件E1 1128、E2 1122和E3 1116表示。稍后在此公开内容中呈现包括电荷分布结构的示例性高压HFET的示例性物理构造。
[0110]图11在电绝缘材料1104中用虚线示出电容器，以表示电荷分布结构1174的个体部件之间的电容以及这些部件与晶体管Qhv 1150的其他部分之间的电容。应当理解，电容存在于每一对可拥有电荷的物体之间。图11中的表示强调通过静态放电系统1102放电的电容。
[0111]电容CD,3 1112表示晶体管Qhv 1150的漏极端子1152与部件E3 1116之间的电容耦合。电容c3,2 1118表示部件E3 1116与部件E2 1122之间的电容耦合。电容C^1 1124表示部件E2 1122与部件E1 1128之间的电容耦合。电容C1,^表示部件E 1与晶体管Q HV 1150的栅极端子1156之间的电容親合。
[0112]图11还在绝缘材料1104中用虚线示出电阻器，以表示电荷分布结构1174的个体部件之间存在的有限电阻以及这些部件与晶体管Qhv 1150的其他部分之间存在的有限电阻。由于电绝缘材料1104是非完美的，电荷能够响应于对应于电压差的电场在该材料中移动。绝缘材料内电荷响应于导体之间的电压差在导体之间的移动有时被称为泄露电流。
[0113]电阻器Rd,3 1114表示晶体管Qhv 1150的漏极端子1152与电荷分布结构1174的部件E3 1116之间的电阻。电阻器R3,2 1120表示电荷分布结构1174的部件E3 1116与部件& 1122之间的电阻。电阻器Ru 1126表示电荷分布结构1174的部件E2 1122与部件E1 1128之间的电阻。电阻器R1,C1表示部件E I 1128与晶体管Qhv 1150的栅极端子1156之间的电阻。电荷分布结构1174的传导部件与晶体管Qhv 1150的端子之间的电阻的值通过绝缘材料1104的电阻率以及通过所述传导部件和端子之间的物理间距确定。
[0114]图11的实施例中的晶体管Qhv 1150在包括恒定电压源Vb 1108和电阻器R 1106的电路中起一个开关的作用。在典型的应用中，电压源％可能具有数百伏的值。在图11的实施例中，电压源Vb 1106具有耦合到公共回线1110的负端子和耦合到电阻器1106的一端的正端子。电阻器1106的另一端耦合到晶体管Qhv 1150的漏极端子1152。晶体管Qhv1150的源极端子1158耦合到公共回线1110。在图11的实施例中，产生开关控制电压Ves1162的可变电压源1160耦合在栅极端子1156与公共回线1110之间。
[0115]当图11的实施例中的晶体管Qhv 1150被切换为导通时，晶体管Qhv 1150通过电阻器1106从恒定电压源Vb 1108传导电流Ib 1172，且漏极端子1152与源极端子1158之间的电压Vhv 1154比恒定电压源Vb 1108的电压小得多。当晶体管Qhv被切换为导通时，漏极端子1152与源极端子1158之间的电压Vhv 1154通常小于5伏。当晶体管Qhv 1150被切换为断开时，电阻器1106中有基本为零的电流，且漏极端子1152与源极端子1158之间的电压Vhv 1154基本是恒定电压源Vb 1108的值。因此，在一个典型的应用中，电压Vhv 1154可以在几伏和几百伏之间切换。
[0116]图11的实施例中的晶体管Qhv 1150已知为耗尽型器件，因为它需要栅极端子1156上相对于源极端子1158的非零电压来停止漏极电流Ib 1172的传导。晶体管的正常状态通常被认为是栅极与源极之间无信号的状态。也就是，耗尽型器件被认为是通常导通的，因为当它在栅极与源极之间具有零伏电压时，它可以传导电流。耗尽型HFET器件需要一个比栅极与源极之间的阈值更负的负电压来停止漏极电流Ib 1172的传导。栅极与源极之间的正电压以及栅极与源极之间的零电压将允许耗尽型器件传导。在图11的实施例中，开关控制电压1162切换到比晶体管Qhv 1150的阈值电压更负的负值-Vqff，以将晶体管Qhv 1150切换为断开。常规HFET器件是耗尽型器件。
[0117]当晶体管Qhv 1150断开且电压Vhv 1154为高时，电荷分布结构1174的传导部件E31116、E2 1122与E1 1128可以积聚来自电绝缘材料1104中的泄漏电流的静电荷。在没有静态放电系统的情况下可积聚的静电荷的幅度受个体导体之间的电容和电阻的影响以及受晶体管Qhv 1150的漏极1152与栅极1156之间出现的平均电压的影响。由积聚的静电荷产生的电场可以降低晶体管Qhv 1150的击穿电压。在没有静态放电系统的情况下，积聚的电荷可以在器件中保持范围可能从数分钟到数天的一段时间。图11中示出的静态放电系统1102可以在晶体管Qhv1150每次导通时将所积聚的电荷减少到可忽略的水平。
[0118]图11中示例性静态放电系统1102的电路包括晶体管Qd,3 1178、Q3,2 1134、Q2jl1138和％,。1144。图11中的所有晶体管都是耗尽型HFET器件。静态放电系统1102中的晶体管可以具有比高压晶体管、1150显著更低的击穿电压，因为电阻器Rd,3 1114,R3,2 1120、R2jl 1126和Ru 1132形成分压器电路，该分压器电路允许仅仅一部分的高电压Vhv 1154出现在静态放电系统1102中的任何晶体管上。这样，静态放电系统1102中的晶体管不需要电荷分布结构。因此，静态放电系统1102中的低压晶体管和高压功率晶体管Qhv 1150可以被一起制造在相同的半导体晶片上，其中仅晶体管Qhv 1150具有电荷分布结构。
[0119]图11示出，静态放电系统1102中的晶体管％,。1144的栅极Gtl 1148直接耦合到高压晶体管Qhv 1150的栅极G 1156，且晶体管Quci 1144的源极Sci 1164通过公共回线1110耦合到高压晶体管Qhv 1150的源极S 1158。由于晶体管Qutl 1144和Qhv 1150都是具有近似相同的阈值电压的耗尽型HFET器件，这两个晶体管同时导通和断开。
[0120]当图11的实施例中的晶体管Qhv 1150和％,。1144导通时，所有的晶体管都导通，且漏极-源极电压Vhv 1154,V1,ο 1146,V2a 1140,V3j2 1136以及Vd,3 1176通常将小于5伏。由于晶体管Qhv 1150显著大于静态放电系统1102中的晶体管，晶体管Qhv 1150传导电阻器R1106中的几乎全部的电流。换句话说，去到电荷分布结构1174和静态放电系统1102的电流Ix 1184与晶体管Qhv 1150中的电流Ib 1172比较是可忽略的。
[0121]晶体管Qutl 1144的漏极端子Dtl 1142耦合到电荷分布结构1174的传导部件E11128。由于当晶体管Qutl 1144导通时电压Vhv 1154将通常小于5伏，当晶体管Quci 1144导通时V1,C1将通常在O至5伏之间。因此，当晶体管Q u 1144导通时，电荷分布结构1174的传导部件E11128上的静电荷被放电到公共回线1110，且电容Cutl 1130上的电压被减少到通常比5伏小得多。
[0122]图11示出耦合在电荷分布结构1174的传导部件E2 1122与E1 1128之间的晶体管Qu 1138。传导部件E2 1122与E1 1128之间的电压是晶体管Q2,i 1138的漏极-源极电压Vu 1140。晶体管Qu 1138的栅极端子耦合到公共回线1110。晶体管Qu 1138的源极端子在接点J1 1166处耦合到晶体管Qutl 1144的漏极端子、晶体管Q3,2 1134的栅极端子以及传导部件E1 1128。如在此公开内容中所使用的，接点是一个电终端(electricalterminat1n)，该电终端既是一个晶体管的源极端子又是一个不同的晶体管的漏极端子。
[0123]图11还示出耦合在电荷分布结构1174的传导部件E3 1116与E2 1122之间的晶体管Q3,2 1134。晶体管Q3,2 1134的漏极端子在接点J3 1180处耦合到电荷分布结构1174的传导部件E3 1116和晶体管Qd,3 1178的源极端子。晶体管Q3,2 1134的源极端子在接点J2 1168处耦合到晶体管Q2,i 1138的漏极端子、晶体管Qd,3 1178的栅极端子以及电荷分布结构1174的传导部件E2 1122。电荷分布结构1174的传导部件E3 1116与E2 1122之间的电压是晶体管Q3,2 1134的漏极-源极电压V3,2 1136。晶体管Q3,2 1134的栅极端子在接点J1 1166处耦合到电荷分布结构1174的传导部件E1 1128、晶体管Q2,i 1138的源极端子以及晶体管Qu 1144的漏极端子。
[0124]图11的实施例示出耦合在晶体管Qhv 1150的漏极端子1152与电荷分布结构1174的传导部