高压HFET1854的传导部件E2 1846。金属1868将静态放电系统1852的接点触点J1 1826连接到高压HFET 1854的传导部件E1 1848。金属1866将静态放电系统1852的栅极触点Gtl 1828连接到高压HFET 1854的栅极1862。
[0184]图19A是示出图18A的示例性静态放电系统的立体图1900，其中移除了钝化层1802和1876以示出附加的细节。图19B是图19A中示出的示例性静态放电系统的一个不同的立体图1980。图19A和图19B显示在第一钝化层1810之上的金属。
[0185]图20是大体上例示构造图18A、图18B、图19A和图19B中所例示的示例性半导体器件的示例性过程中的样本操作流程的示例性流程图。在方块2005中开始之后，在方块2010中形成用于高电子迀移率晶体管(HEMT)的结构，该结构带有如本领域已知的有源区和用于漏极和源极的欧姆触点。然后在方块2015中，可在有源区之上形成可选的栅极电介质层。在不使用可选的栅极电介质层的实施例中跳过方块2015。
[0186]在使用可选的栅极电介质层的实施例中，在完成方块2015中的操作之后，然后在方块2020中形成用于栅极的金属化。接下来，在方块2025中，在用于栅极的金属以及用于漏极和源极的触点之上形成第一钝化层。第一钝化层的形成可以包括移除钝化材料以形成用于电荷分布结构的底部带条的沟道。然后在方块2030中，沉积金属用于电荷分布结构的底部带条，然后是在方块2035中的第二钝化层。
[0187]然后在方块2040中，形成穿过第二钝化层的通孔，在方块2040中期望将底部带条与顶部带条接合以形成电荷分布结构的部件且形成到静态放电结构的触点的连接。然后在方块2055中，将金属沉积在第二钝化层的表面上且使其穿过第二钝化层中的通孔，以形成与电荷分布结构的底部带条接合的电荷分布结构的顶部带条，且形成将静态放电系统的触点连接到高压HFET的触点的导体。在方块2050中，此过程以第三钝化层的形成结束。
[0188]虽然上文在HFET的情况下描述了本发明的教导，但这些教导也可以用于其他半导体器件。例如，表面电荷分布结构可以与一个倒置HFET —起使用，该倒置HFET类似于一个HFET，只是在沟道层之下一一而不是如在一个HFET中那样在沟道层之上一一形成施主层O
[0189]对本发明的例示实施例的上述描述，包括摘要中所描述的内容，不旨在是穷尽性的或是对所公开的精确形式进行限制。虽然为了例示的目的在本文中描述了本发明的具体实施方案和实施例，但是在不偏离本发明的较宽泛精神和范围的前提下，多种等同改型是可能的。实际上，应当理解，为了解释的目的提供了具体示例性电压、电流、频率、功率范围值、时间等，且根据本发明的教导在其他实施方案和实施例中也可以采用其他值。
[0190]根据上述详细描述可以对本发明的实施例做出这些改型。在下面的权利要求和实施方案中使用的术语不应被解释为将本发明限制于本说明书和权利要求书中所公开的具体实施方案。而是，范围完全由下面的权利要求确定，所述权利要求应按照权利要求解释的既定准则解释。因此，本说明书和附图应被认为是示例性的而非限定性的。
[0191]附加实施方案
[0192]实施方案1.一种半导体电路，包括:
[0193]三端高压半导体器件；
[0194]电荷分布结构，具有多个带有浮置电势的导体，所述电荷分布结构电容耦合到所述半导体器件的第一端子；以及
[0195]静态放电系统，移除积聚在所述导体的至少一子集上的电荷，当所述半导体器件处于第一状态时，所述静态放电系统移除积聚在导体的所述子集上的电荷，而当所述半导体器件处于第二状态时，所述静态放电系统允许电荷积聚在导体的所述子集上。
[0196]实施方案2.根据实施方案I所述的半导体电路，其中所述半导体器件是HFET。
[0197]实施方案3.根据实施方案2所述的半导体电路，其中所述HFET是耗尽型HFET。
[0198]实施方案4.根据实施方案I所述的半导体电路，其中所述多个导体包括电容耦合到所述半导体器件的栅极的第一导体和电容耦合到所述第一导体的第二导体。
[0199]实施方案5.根据实施方案I所述的半导体电路，其中所述静态放电系统包括耦合在所述半导体器件的所述栅极与漏极之间的多个晶体管。
[0200]实施方案6.根据实施方案5所述的半导体电路，其中所述晶体管中的第一晶体管的源极电耦合到所述晶体管中的第二晶体管的栅极，且所述第一晶体管的漏极电耦合到所述晶体管中的第三晶体管的栅极，所述第一晶体管的源极电耦合到所述半导体器件的源极，且所述第一晶体管的栅极电耦合到所述半导体器件的栅极。
[0201]实施方案7.根据实施方案5所述的半导体电路，其中当所述半导体器件处于断开状态时，所述多个晶体管中的每个被布置为处于断开状态，且当所述半导体器件处于导通状态时，所述多个晶体管中的每个被布置为处于导通状态。
[0202]实施方案8.根据实施方案I所述的半导体电路，其中所述第一状态和所述第二状态中的一个是导通状态，且所述第一状态和所述第二状态中的另一个是断开状态。
[0203]实施方案9.根据实施方案5所述的半导体电路，还包括第一接点，其中所述导体中的第一导体、所述晶体管中的第一晶体管的漏极、所述晶体管中的第二晶体管的源极以及所述晶体管中的第三晶体管的栅极全部电耦合到所述第一接点。
[0204]实施方案10.根据实施方案5所述的半导体电路，其中所述晶体管中的每个被配置为具有比所述HFET的击穿电压更低的击穿电压。
[0205]实施方案11.根据实施方案5所述的半导体电路，其中所述静态放电系统中的所述多个晶体管中的一个晶体管的源极耦合到所述电荷分布结构的所述多个导体中的第一导体，所述晶体管的栅极耦合到所述电荷分布结构的所述多个导体中的第二导体，当所述半导体器件处于第二状态时，所述第一导体与所述第二导体之间的电势差足以将所述晶体管维持在第二状态。
[0206]实施方案12.根据实施方案5所述的半导体电路，其中所述电荷分布结构包括N个导体EpE2、…EN，其中N>1，所述多个晶体管包括N+1个晶体管QPQ2、…Qn+1，使得导体Ek电耦合到晶体管QK+1的源极、晶体管Qk+2的栅极以及晶体管(^的漏极，其中1〈K彡(N-1) ο
[0207]实施方案13.根据实施方案I所述的半导体电路，其中所述半导体器件和所述多个晶体管形成在一个公用衬底上。
[0208]实施方案14.根据实施方案I所述的半导体电路，其中所述半导体器件是HFET，且所述多个晶体管中的每个是HFET。
[0209]实施方案15.根据实施方案14所述的半导体电路，其中所述多个晶体管中的每个是耗尽型HFET。
[0210]实施方案16.—种半导体结构，包括:
[0211]衬底，具有彼此空间地分开的第一有源区和第二有源区；
[0212]第一有源层，设置在所述衬底的所述第一有源区和所述第二有源区上；
[0213]第二有源层，设置在所述第一有源层上，使得一个横向传导沟道出现在所述第一有源层与所述第二有源层之间；
[0214]源极触点、栅极触点和漏极触点，设置在位于所述衬底的所述第一有源区上的所述第二有源层的第一部分之上，以限定一个HFET ；
[0215]多个导体，在所述栅极触点与所述漏极触点之间设置在所述第二有源层之上，所述导体中的第一导体电容耦合到所述栅极触点，且所述导体中的第二导体电容耦合到所述第一导体；以及
[0216]一系列触点，设置在位于所述衬底的所述第二有源区上的所述第二有源层的第二部分之上，以限定多个晶体管，使得所述触点中的一个是用作所述晶体管中的第一晶体管的漏极触点和所述晶体管中的第二晶体管的源极触点的一个接点触点，所述多个晶体管电耦合到所述HFET。
[0217]实施方案17.根据实施方案16所述的半导体结构，还包括将所述接点触点电连接到所述晶体管中的第三晶体管的栅极触点的第一连接器，所述第一连接器包括第一伸长构件和第一通孔。
[0218]实施方案18.根据实施方案17所述的半导体结构，还包括分别将所述第一晶体管的所述源极触点和栅极触点电耦合到所述HFET的所述源极触点和所述栅极触点的第二连接器和第三连接器。
[0219]实施方案19.根据实施方案18所述的半导体结构，还包括将所述接点触点电耦合到所述导体中的第一导体的第四连接器。
[0220]实施方案20.根据实施方案19所述的半导体结构，还包括设置在位于所述第一有源区和所述第二有源区之间的所述衬底的一部分上的电介质层。
[0221]实施方案21.根据实施方案20所述的半导体结构，还包括设置在所述电介质层之上的金属化层，所述金属化层被图案化以限定所述第二连接器、所述第三连接器和所述第四连接器。
[0222]实施方案22.根据实施方案19所述的半导体结构，还包括将所述触点中的一个限定第二接点触点的给定触点电耦合到所述导体中的第二导体的第五连接器，所述第二接点触点用作所述晶体管中的第二晶体管的漏极触点和所述晶体管中的第三晶体管的源极触点。
[0223]实施方案23.根据实施方案16所述的半导体结构，还包括设置在所述第二有源层与所述多个导体之间的电介质层。
[0224]实施方案24.根据实施方案16所述的半导体结构，其中所述导体中的每个包括第一伸长构件和第二伸长构件以及将所述第一伸长构件电耦合到所述第二伸长构件的传导通孔。
[0225]实施方案25.根据实施方案15所述的半导体结构，其中所述多个晶体管电耦合到所述HFET，使得当所述HFET处于断开状态时电荷积聚在所述导体上且当所述HFET处于导通状态时电荷被从所述导体移除。
【主权项】
1.一种半导体器件，包括: 一个衬底； 第一有源层，设置在所述衬底之上； 第二有源层，设置在所述第一有源层上，使得在所述第一有源层与所述第二有源层之间出现一个横向传导沟道； 一个源极触点、一个栅极触点和一个漏极触点，设置在所述第二有源层之上；以及 一个传导电荷分布结构，在所述栅极触点与所述漏极触点之间设置在所述第二有源层之上，所述传导电荷分布结构电容耦合到所述栅极触点。
2.根据权利要求1所述的半导体器件，还包括所述电荷分布结构的多个部件，所述电荷分布结构部件中的第一部件电容耦合到所述栅极触点，且所述电荷分布结构部件中的第二部件电容耦合到所述第一电荷分布结构部件。
3.根据权利要求1所述的半导体器件，其中所述电荷分布结构与所述栅极触点横向地间隔开第一距离，且所述电荷分布结构与所述漏极触点间隔开大于所述第一距离的第二距离。
4.根据权利要求1所述的半导体器件，还包括设置在所述第二有源层与所述电荷分布结构之间的电介质层。
5.根据权利要求4所述的半导体器件，其中所述电介质层还设置在所述第二有源层与所述栅极触点之间。
6.根据权利要求1所述的半导体器件，其中所述第一有源层包括第三族氮化物半导体材料。
7.根据权利要求6所述的半导体器件，其中所述第一有源层包括GaN。
8.根据权利要求1所述的半导体器件，其中所述第二有源层包括第三族氮化物半导体材料。
9.根据权利要求8所述的半导体器件，其中所述第二有源层包括AlxGai_xN，其中0〈X〈1。
10.根据权利要求8所述的半导体器件，其中所述第二有源层选自由AlGaN、AlInN以及AlInGaN组成的组。
11.一种半导体电路，包括: 根据权利要求1到10中的任一项权利要求所述的半导体器件，其中所述电荷分布结构具有多个带有浮置电势的导体；以及 一个静态放电系统，移除积聚在所述导体的至少一子集上的电荷，当所述半导体器件处于第一状态时，所述静态放电系统移除积聚在导体的所述子集上的电荷，而当所述半导体器件处于第二状态时，所述静态放电系统允许电荷积聚在导体的所述子集上。
12.—种场效应晶体管(FET)，包括: 多个半导体层，设置在衬底上； 一个源极、一个漏极和一个栅极，电耦合到所述半导体层；以及 一个电容耦合电荷分布结构，设置在所述半导体层之上，所述电荷分布结构被配置为，在从导通状态到断开状态的瞬变期间在所述晶体管的设置在所述栅极和所述漏极之间的一个表面部分上产生表面放电，且在从断开状态到导通状态的瞬变期间在所述表面部分上产生表面再充电。
13.根据权利要求12所述的场效应晶体管，其中所述FET具有一个设计目标开关速度，所述电荷分布结构还被配置为以大于所述设计目标开关速度的速率产生所述表面放电和所述表面再充电。
14.根据权利要求12所述的场效应晶体管，其中所述电容耦合电荷分布结构包括具有设置在所述表面部分之上的多个传导伸长构件的金属栅格，所述传导伸长构件电容耦合到彼此。
15.根据权利要求14所述的场效应晶体管，其中所述多个传导伸长构件限定一个周期性重复结构。
16.根据权利要求14所述的场效应晶体管，其中所述多个传导伸长构件包括形成在第一层中的第一组伸长构件和形成在第二层中的第二组伸长构件。
17.根据权利要求16所述的场效应晶体管，其中所述第一组伸长构件中的伸长构件相互平行，且所述第二组伸长构件中的伸长构件相互平行。
18.根据权利要求14所述的场效应晶体管，其中所述表面放电从所述表面部分移除建立在所述表面部分上的最大化电荷的至少约90%。
19.根据权利要求18所述的场效应晶体管，其中所述表面再充电将所述表面部分上的电荷增加到所述最大化电荷的至少90%。
20.—种半导体电路，包括: 根据权利要求12到19中的任一项权利要求所述的场效应晶体管，其中所述电荷分布结构具有多个带有浮置电势的导体；以及 一个静态放电系统，移除积聚在所述导体的至少一子集上的电荷，当所述半导体器件处于第一状态时，所述静态放电系统移除积聚在导体的所述子集上的电荷，而当所述半导体器件处于第二状态时，所述静态放电系统允许电荷积聚在导体的所述子集上。
21.一种形成半导体器件的方法，包括: 在衬底上形成第一有源层； 在所述第一有源层之上形成第二有源层，使得所述第一有源层和所述第二有源层在所述第一有源层和所述第二有源层之间产生二维电子气层； 在所述第二有源层之上形成源极触点、栅极触点和漏极触点；以及 在所述栅极触点与所述漏极触点之间在所述第二有源层之上形成电荷分布结构，使得所述电荷分布结构电容耦合到所述栅极触点。
【专利摘要】一种半导体器件包括衬底和设置在该衬底之上的第一有源层。该半导体器件还包括设置在该第一有源层上的第二有源层，使得在该第一有源层与该第二有源层之间出现一个横向传导沟道，一个源极触点、一个栅极触点和一个漏极触点设置在该第二有源层之上。一个传导电荷分布结构在该栅极触点与该漏极触点之间设置在该第二有源层之上。该传导电荷分布结构电容耦合到该栅极触点。
【IPC分类】H01L29-778, H01L29-40
【公开号】CN104871318
【申请号】CN201380045298
【发明人】A·库迪姆
【申请人】电力集成公司
【公开日】2015年8月26日
【申请日】2013年6月27日
【公告号】EP2867924A1, WO2014004764A1