碳化硅离子注入掺杂掩膜结构及其制备方法
【技术领域】
[0001]本发明涉及半导体器件制造领域，尤其是涉及应用于SiC (碳化硅)器件的离子注入掺杂掩膜结构及其制备方法。
【背景技术】
[0002]作为第三代半导体材料，SiC具有禁带宽度大、击穿电场高、饱和电子漂移速率高、热导率高、化学性质稳定等特点，使SiC基功率器件在高压、高温、高频、大功率、强辐射等方面都有极大的应用前景。由于杂质在SiC材料中的扩散能力弱，离子注入是唯一能够在SiC材料中形成选区掺杂的工艺方法。直接在SiC材料表面进行离子注入的浓度分布如附图1所示，掺杂浓度不是完全均匀分布，特别是表面浓度有拖尾现象。
[0003]目前普遍的做法是在SiC的表面采用PECVD法淀积一层S12，接着通过光刻的方法形成选区湿法腐蚀或干法刻蚀S12,形成离子注入窗口，如附图4至附图8所示。但是利用这种做法，高能离子注入直接轰击SiC表面，会形成严重表面损伤，同时表面掺杂浓度过低，使注入区杂质浓度分布不均匀，如附图1所示。
[0004]针对目前做法的弊端，由李博、申华军、白云等人发明，由中国科学院微电子研究所于2011年11月25日申请，并于2012年06月13日公开，公开号为CN102496559A的中国发明专利《一种三层复合离子注入阻挡层及其制备、去除方法》，提出了一种Si02/Ti/Ni的离子注入掩膜结构，如附图9所示。其中，作为第一阻挡层2的S12层的厚度为60?lOOnm，作为保护层，同时减少注入SiC表面的损伤。Ni层7的厚度为800?lOOOnm，作为阻挡层，实现选区掺杂。而中间的Ti层8的厚度为10?50nm，用于增加Ni金属层与下层的黏附性。
[0005]目前普遍利用S12作为离子注入掩膜的做法中，高能离子注入会直接轰击SiC外延片表面，会使SiC表面带来严重的晶格损伤，如附图11所示。即使通过高温激活退火，表面损伤也无法修复。同时，离子注入SiC外延片的杂质浓度分布近似于高斯分布，如附图1所示。在采用多次不同能量不同剂量离子注入后，通过每次注入浓度的叠加，形成如附图2所示的箱型掺杂分布，使不同深度杂质尽量均匀分布，但仍然不能解决表面杂质浓度拖尾现象。同时，在利用S1Jt为离子注入掩膜层时，无论湿法还是干法刻蚀，都难以形成陡直的剖面，使得注入掺杂区面积不可控，如附图10所示。
[0006]而利用Si02/Ti/Ni离子注入掩膜结构进行高温离子注入后，对于Ni金属的去除非常困难，在Ni去除过程中很容易残留一层薄的Ni金属膜(约30nm)。在超声或晃动时，此薄膜容易发生翘曲、覆盖和重叠的现象，一旦发生重叠，此薄膜将更难去除。采用RIE的O2等离子体轰击与各种腐蚀液的腐蚀均无法去除。同样的现象，在Ti金属的去除中也同样存在。这些金属在半导体表面去除不干净，导致金属残留，就极易导致器件的表面漏电，造成器件性能变差甚至失效。另外利用金属作为阻挡层后，Ti或Ni可能会受到高能离子注入的能量传递而被注入到SiC外延片内，出现复合能级，使得注入杂质浓度不准确性。
【发明内容】
[0007]有鉴于此，本发明的目的在于提供碳化硅离子注入掺杂掩膜结构及其制备方法，能够解决离子注入SiC外延片后的箱型杂质浓度不均匀分布现象，同时能够减少高能离子注入SiC外延片带来的表面损伤。
[0008]为了实现上述发明目的，本发明具体提供了碳化硅离子注入掺杂掩膜结构的技术实现方案，一种碳化娃离子注入掺杂掩膜结构，包括:
[0009]形成于SiC外延片被注入区表面的第一阻挡层，避免高能离子注入所述SiC外延片时直接轰击SiC外延片的表面，并使表面掺杂浓度相对较低部分分布在所述第一阻挡层中，使箱型杂质浓度均匀部分分布在所述SiC外延片中；
[0010]形成于所述SiC外延片非注入区表面的第一阻挡层，以及形成于所述非注入区表面的第一阻挡层之上的第二阻挡层，所述第二阻挡层使注入离子停留在其内部，所述注入离子无法进入所述SiC外延片的内部，实现选区掺杂。
[0011]本发明还具体提供了另一种碳化硅离子注入掺杂掩膜结构的技术实现方案，一种碳化硅离子注入掺杂掩膜结构，包括:
[0012]形成于SiC外延片被注入区表面的第一阻挡层，避免高能离子注入所述SiC外延片时直接轰击SiC外延片的表面，并使表面掺杂浓度相对较低部分分布在所述第一阻挡层中，使箱型杂质浓度均匀部分分布在所述SiC外延片中；
[0013]形成于所述SiC外延片非注入区表面的第一阻挡层，以及形成于所述非注入区表面的第一阻挡层之上的第二阻挡层，所述第二阻挡层使注入离子停留在其内部，所述注入离子无法进入所述SiC外延片的内部，实现选区掺杂；
[0014]形成于所述第二阻挡层之上的第三阻挡层，作为选区刻蚀所述第二阻挡层的掩膜层。
[0015]优选的，所述第一阻挡层采用Si02。
[0016]优选的，所述第二阻挡层采用多晶硅，所述第二阻挡层的厚度取决于离子注入的最闻能量。
[0017]优选的，所述第三阻挡层采用Si02。
[0018]本发明还另外具体提供了一种碳化硅离子注入掺杂掩膜结构的制造方法的技术实现方案，一种碳化硅离子注入掺杂掩膜结构的制造方法，包括以下步骤:
[0019]SlOO:掩膜层形成步骤，在SiC外延片的表面形成第一阻挡层，所述第一阻挡层作为表面保护层以及低杂质浓度分布层；
[0020]在所述第一阻挡层的表面淀积第二阻挡层，作为离子注入阻挡层；
[0021]SlOl:第二阻挡层刻蚀窗口形成步骤，在所述第二阻挡层的表面涂敷光刻胶，在掩膜板下经过曝光并显影形成第二阻挡层刻蚀窗口，使要刻蚀所述第二阻挡层的区域暴露出来；
[0022]S102:离子注入窗口形成步骤，在所述光刻胶的掩膜下，选区刻蚀所述第二阻挡层暴露出来的区域，使处于离子注入区域上的所述第一阻挡层暴露出来，形成离子注入窗Π ；
[0023]S103:离子注入步骤，采用多次多能离子注入，形成所述SiC外延片中的箱形杂质浓度分布。
[0024]本发明还具体提供了另外一种碳化硅离子注入掺杂掩膜结构的制造方法的技术实现方案，一种碳化硅离子注入掺杂掩膜结构的制造方法，包括以下步骤:
[0025]S200:掩膜层形成步骤，在SiC外延片的表面形成第一阻挡层，所述第一阻挡层作为表面保护层以及低杂质浓度分布层；
[0026]在所述第一阻挡层的表面淀积第二阻挡层，作为离子注入阻挡层；
[0027]在所述第二阻挡层的表面淀积第三阻挡层，作为选区刻蚀所述第二阻挡层的掩膜层；
[0028]S201:第三阻挡层刻蚀窗口形成步骤，在所述第三阻挡层的表面涂敷光刻胶，在掩膜板下经过曝光并显影形成第三阻挡层刻蚀窗口，使要刻蚀所述第三阻挡层的区域暴露出来；
[0029]S202:第二阻挡层刻蚀窗口形成步骤，去除所述第三阻挡层暴露出来的区域，使要刻蚀的所述第二阻挡层的区域暴露出来，形成第二阻挡层刻蚀窗口 ；
[0030]S203:离子注入窗口形成步骤，选区刻蚀所述第二阻挡层暴露出来的区域，使处于离子注入区域上的所述第一阻挡层暴露出来，形成离子注入窗口 ；
[0031]S204:离子注入步骤，采用多次多能离子注入，形成所述SiC外延片中的箱形杂质浓度分布。
[0032]优选的，在所述离子注入步骤之前，选区刻蚀所述第二阻挡层暴露出来的区域之后，还包括去除未被显影部分的所述光刻胶的步骤。
[0033]优选的，在所述离子注入窗口形成步骤中，选区刻蚀所述第二阻挡层暴露出来的区域之前，还包括去除未被显影部分的所述光刻胶的步骤。
[0034]优选的，在所述第二阻挡层刻蚀窗口形成步骤中，湿法腐蚀或干法刻蚀去除所述第三阻挡层暴露出来的区域。
[0035]优选的，所述第一阻挡层米用S12。
[0036]优选的，所述第二阻挡层采用多晶硅，所述第二阻挡层的厚度取决于离子注入的最闻能量。
[0037]优选的，所述第三阻挡层采用Si02。
[0038]优选的，在所述掩膜层形成步骤中，采用热氧化生长或是PECVD法淀积生成所述第一阻挡层。
[0039]优选的，在所述掩膜层形成步骤中，采用LPCVD法淀积生成所述第二阻挡层。
[0040]优选的，在所述掩膜层形成步骤中，采用PECVD法淀积生成所述第三阻挡层。
[0041]优选的，在所述离子注入窗口形成步骤中，使用氯基气体高能等离子体干法刻蚀所述第二阻挡层暴露出来的区域。
[0042]通过实施上述本发明提供的碳化硅离子注入掺杂掩膜结构及其制备方法，具有如下技术效果:
[0043](I)离子注入会对半导体材料造成晶格损伤，其中表面损伤程度最大，如附图11所示，即使经过高温激活，这种表面损伤也无法修复；本发明通过使用一层薄的第一阻挡层作为防止高能离子轰击SiC表面的掩膜材料，使高能离子不直接轰击SiC表面，能够有效减小注入SiC表面损伤；
[0044](2)本发明利用一层薄的第一阻挡层使箱型掺杂结构的表面过低的杂质浓度部分存在于第一阻挡层中，而均匀杂质浓度分布的部分则存在于SiC中，如附图25所示；
[0045](3)在利用S12作为离子注入掩膜层时，无论湿法腐蚀还是干法刻蚀，都难以形成陡直的剖面，使得注入掺杂区面积不可控，如附图10所示；本发明使用第二阻挡层作为离子注入阻挡层，并利用氯基气体等离子体干法刻蚀第二阻挡层，可形成陡直的剖面，使注入掺杂区的面积更可控；
[0046](4)在氯基气体高能等离子体刻蚀第二阻挡层时，如果用光刻胶做刻蚀掩膜可能会使光刻胶碳化，去除光刻胶困难；本发明使用的第三阻挡层/第二阻挡层/第一阻挡层在离子注入掩膜结构形成过程中，利用光刻的方法选区刻蚀上面一层的第三阻挡层，再利用第三阻挡层作为掩膜来选区刻蚀第二阻挡层，消除了光刻胶等有机物碳化带来的负面效应。
【附图说明】