[0047]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0048]图1是现有技术中离子注入SiC外延片的杂质浓度分布情况示意图；
[0049]图2是现有技术中多次多能离子注入SiC外延片的箱型杂质浓度分布情况示意图；
[0050]图3是多次多能离子注入SiC外延片的箱型杂质浓度纵向分布情况示意图；
[0051]图4?图8是现有技术中形成碳化硅离子注入掩膜结构的流程示意图；
[0052]其中，图4为SiC外延片准备步骤示意图，图5为阻挡层形成步骤示意图，图6为刻蚀窗口形成步骤示意图，图7为离子注入窗口形成步骤示意图，图8为离子注入步骤示意图；
[0053]图9是现有技术CN102496559A号发明专利申请中三层复合离子注入阻挡层的示意图；
[0054]图10是现有技术非陡直剖面离子注入窗口及注入区图形结构示意图；
[0055]图11是现有技术中高能离子注入直接轰击SiC表面造成严重的表面晶格损伤的原理示意图；
[0056]图12是本发明碳化硅离子注入掺杂掩膜结构第一种具体实施例的结构示意图；
[0057]图13?图17是本发明碳化硅离子注入掺杂掩膜结构制造方法第一种具体实施例的流程示意图；
[0058]其中，图13为SiC外延片准备步骤示意图，图14为阻挡层形成步骤示意图，图15为刻蚀窗口形成步骤示意图，图16为离子注入窗口形成步骤示意图，图17为离子注入步骤示意图；
[0059]图18是本发明碳化硅离子注入掺杂掩膜结构第二种具体实施例的结构示意图；
[0060]图19?图24是本发明碳化硅离子注入掺杂掩膜结构制造方法第二种具体实施例的流程示意图；
[0061]其中，图19为SiC外延片准备步骤示意图，图20为阻挡层形成步骤示意图，图21为第三阻挡层刻蚀窗口形成步骤示意图，图22为第二阻挡层刻蚀窗口形成步骤示意图，图23为离子注入窗口形成步骤示意图；图24为离子注入步骤示意图；
[0062]图25是利用本发明碳化硅离子注入掺杂掩膜结构的SiC器件箱型掺杂结构的杂质浓度分布情况示意图；
[0063]图中:1-SiC(碳化硅)外延片，2-第一阻挡层，3-第二阻挡层，4-第三阻挡层，5_光刻胶，6-离子注入区，7-镍(Ni )层，8-钛(Ti )层，9-非陡直剖面，10-第二阻挡层刻蚀窗口，11-离子注入窗口，12-第三阻挡层刻蚀窗口。
【具体实施方式】
[0064]为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下:
[0065]碳化硅(SiC):—种半导体材料，可用于制作半导体器件和集成电路；
[0066]多晶硅(Poly-Si):可作为离子注入掩膜材料，阻挡能力比单晶硅强，晶体结构以无定型存在；
[0067]二氧化硅(S12):可作为离子注入掩膜材料，也可作为选区刻蚀掩膜材料；
[0068]离子注入:一种对半导体材料进行杂质掺杂的工艺方法，将掺杂剂通过离子注入机的离化、加速和质量分析，成为一束由所需杂质离子组成的高能离子流而投入半导体晶片内部，并通过逐点扫描完成对晶片的注入；
[0069]等离子体刻蚀:即干法刻蚀，采用高频辉光放电反应，使反应气体激活成活性粒子，如原子或游离基，这些活性粒子扩散到需刻蚀的部位，在那里与被刻蚀材料进行反应，形成挥发性生成物而被去除；
[0070]湿法腐蚀:将半导体晶圆浸入化学溶液中，或是喷射腐蚀液在半导体表面，反应物通过扩散方式到达反应表面发生化学反应，反应生成物通过扩散离开表面；
[0071]光刻胶碳化:光刻胶种类很多，都是碳氢化合物，在高能或高温下，会形成C-C长链，使其碳化；
[0072]选区掺杂:在半导体材料部分区域改变杂质浓度及类型；
[0073]LPCVD:Low Pressure Chemical Vapor Deposit1n,低压化学气相沉积的简称；
[0074]PECVD:Plasma Enhanced Chemical Vapor Deposit1n,即等离子体增强化学气相沉积，借助微波使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜；
[0075]离子注入:一种对半导体材料进行杂质掺杂的工艺方法，离子注入是将掺杂剂通过离子注入机的离化、加速和质量分析，成为一束由所需杂质离子组成的高能离子流而投入半导体晶片内部，并通过逐点扫描完成对晶片的注入；
[0076]离子注入箱型浓度分布:离子注入SiC外延片的杂质浓度分布近似于高斯分布，如附图1所示；在采用多次不同能量不同剂量离子注入后，通过每次注入浓度的叠加，使不同深度杂质均匀分布，但在表面浓度仍然过低，如附图2所示；
[0077]晶格损伤及表面损伤:高能离子注入轰击半导体外延片时，由于核碰撞及电子碰撞，会使晶格中的原子离开晶格位置进入间隙，造成晶格损伤。高能离子轰击SiC外延片过程中，由于核碰撞，使得离子能量衰减，在半导体内部造成的晶格损伤程度没有表面严重。
[0078]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0079]如附图12至附图25所示，给出了本发明碳化硅离子注入掺杂掩膜结构及其制备方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。
[0080]实施例1:如附图12所示，本发明一种碳化硅离子注入掺杂掩膜结构的具体实施例，包括:
[0081]形成于SiC外延片I被注入区表面的第一阻挡层2，避免高能离子注入SiC外延片I时直接轰击SiC外延片I的表面,并使表面掺杂浓度相对较低部分分布在第一阻挡层2中，使箱型杂质浓度均匀部分分布在SiC外延片I中；
[0082]形成于SiC外延片I非注入区表面的第一阻挡层2，以及形成于非注入区表面的第一阻挡层2之上的第二阻挡层3，第二阻挡层3使注入离子停留在其内部，注入离子无法进入SiC外延片I的内部，实现选区掺杂。
[0083]作为本发明上述第一种碳化硅离子注入掺杂掩膜结构的较佳实施例，第一阻挡层2进一步采用S12，第二阻挡层3进一步采用多晶硅，第二阻挡层3的厚度取决于离子注入的最高能量。当离子注入的能量越高时，第三阻挡层4可以做的越厚。作为本发明一种典型的具体实施例，第一阻挡层2的厚度进一步为50?lOOnm，第二阻挡层3的厚度进一步为1000?2000nm。下面以此情况进行详细说明。
[0084]如附图12所示的碳化硅离子注入掺杂掩膜结构，自下而上包括S12和Poly-Si。被注入SiC外延片I的表面有一层S12作为保护层，避免高能离子注入SiC外延片I时直接轰击SiC的表面，从而减少表面损伤，并使表面掺杂浓度过低部分分布在S12中，使箱型杂质浓度均匀部分分布在SiC外延片I中。非注入区除了一层S12外，还存在一层足够厚的多晶硅(Poly-Si)作为阻挡层，使注入的高能离子停留在多晶硅内，注入离子无法进入SiC体内，达到选区掺杂的目的。
[0085]实施例1采用S12和Poly-Si作为离子注入掺杂掩膜结构的材料，可实现选区掺杂浓度均匀分布，并且减少高能离子轰击SiC外延片I带来的表面损伤。
[0086]实施例2:如附图18所示，本发明第二种碳化硅离子注入掺杂掩膜结构的具体实施例，包括:
[0087]形成于SiC外延片I被注入区表面的第一阻挡层2，避免高能离子注入SiC外延片I时直接轰击SiC外延片I的表面,并使表面掺杂浓度相对较低部分分布在第一阻挡层2中，使箱型杂质浓度均匀部分分布在SiC外延片I中；
[0088]形成于SiC外延片I非注入区表面的第一阻挡层2，以及形成于非注入区表面的第一阻挡层2之上的第二阻挡层3，第二阻挡层3使注入离子停留在其内部，注入离子无法进入SiC外延片I的内部，实现选区掺杂；
[0089]形成于第二阻挡层3之上的第三阻挡层4，作为选区刻蚀第二阻挡层3的掩膜层。
[0090]作为本发明第二种碳化硅离子注入掺杂掩膜结构的较佳实施例，第一阻挡层2进一步采用S12，第二阻挡层3进一步采用多晶硅，第二阻挡层3的厚度取决于离子注入的最高能量，第三阻挡层4进一步采用Si02。作为本发明一种典型的具体实施例，第一阻挡层2的厚度进一步为50?lOOnm，第二阻挡层3的厚度进一步为1000?2000nm，第三阻挡层4的厚度进一步为10?50nm。作为一种更佳的实施例，下面以此情况进行详细说明。
[0091]如附图18所示的碳化硅离子注入掺杂掩膜结构，自下而上包括Si02、Poly-Si和Si02。被注入SiC外延片I的表面有一层S12作为保护层，避免高能离子注入SiC外延片I时直接轰击SiC的表面，从而减少表面损伤，并使箱型掺杂结构的表面掺杂浓度过低部分分布在S12中，在SiC外延片I中形成杂质浓度均匀分布。非注入区除了一层S12外，还存在一层足够厚的多晶硅(Poly-Si)作为离子注入阻挡层，使注入的高能离子停留在多晶硅内，注入离子无法进入SiC外延片I体内，达到选区掺杂的目的。在多晶硅上还存在一层S12，作为刻蚀多晶硅的掩膜层，消除光刻胶等有机物碳化带来的负面效应。
[0092]实施例2采用Si02、Poly-Si和S12作为离子注入掺杂掩膜结构的材料，可实现选区掺杂浓度均匀分布，并且减少高能离子轰击SiC外延片I带来的表面损伤。