带有自对准接触增强型插头的高密度mosfet阵列及其制备方法
【技术领域】
[0001]本发明涉及半导体器件结构领域。更确切地说，本发明涉及高密度MOSFET阵列的器件结构及其制备方法。
【背景技术】
[0002]低压功率MOSFET常用于负载开关器件中。在负载开关器件中，必须降低器件的导通电阻(Rds)。确切地说，器件的RdsA必须达到最低，R dsA是指器件的导通电阻与器件有源区面积的乘积。另外，低压功率MOSFET通常用于高频直流-直流转换器件中。在这些器件中，通常要求器件的开关速度最大。优化开关速度最重要的三个参数为:I)RdsXQg；2)RdsXQoss；以及Rgd/Qgs之比。首先，Rds与栅极电荷(Qg)的乘积共同测量器件传导和开关损耗。98为栅漏电荷(Qgd)和栅源电荷(Qgs)之和。在第二个参数中，Qtjss表示当器件接通或断开时，需要充电和放电的电容量。最后，当器件断开时，dV/dt过大可能导致器件接通，将Qgd/Qgs2比降至最低，可以减少这种可能性。
[0003]基于沟槽的MOSFET的设计目的之一是为了降低器件的RdsA。设计基于沟槽的MOSFET，使得平面MOSFET中原有的JFET结构被除去，这样可以降低晶胞间距。通过除去JFET，可以减小晶胞间距。但是，一般基于沟槽的MOSFET在本体区中没有任何的电荷平衡，从而增大了 RdsA。而且，栅极氧化物相对较薄，会在沟槽下方产生一个很大的电场，导致击穿电压较低。漂流区中的掺杂浓度必须很低，才能承载电压，栅极氧化物较薄的结构，会使RdsA增大。此外，由于高器件集成密度的晶胞间距不断减小，进一步减小栅极氧化物的厚度非常困难，都使得基于沟槽的MOSFET成为一个不太理想的选择。
[0004]带有二阶栅极氧化物的基于沟槽的M0SFET，在栅极顶部附近有一个薄层氧化物，在栅极底部有一层较厚的氧化物，从而使器件的通道电阻和漂流电阻都很低。顶部较薄的栅极氧化物可以在栅极和本体区之间提供良好的耦合，产生很强的反转，并且使薄顶部附近的通道中导通电阻很低。底部较厚的栅极氧化物产生电荷平衡效应，使得漂流区掺杂浓度升高。漂流区中较高的掺杂浓度会降低其电阻。然而，由于器件对本体接触失准误差高度敏感，因此很难减小器件的尺寸。例如，如果器件的间距降至深亚微米级别(例如0.5-0.6 μ m)，那么关于栅极的接触掩膜失准会大大改变器件的性能。为了提供与本体区良好的欧姆接触，使用接触掩膜之后，可以重掺杂导电类型与本体区相同的掺杂物，形成欧姆接触。如果对准的接触掩膜太靠近栅极，也就是说没有位于硅台面结构的正中心，那么用于与本体形成欧姆接触的重掺杂物会在通道中终止。如果重掺杂欧姆区在通道中，那么器件的阈值电压和导通电阻都会受到影响。而且，如果对准的接触掩膜离栅极较远，那么双极结型晶体管(BJT)的接通会成为一个问题。由于接触远离沟槽，被提取的长度变长并且电阻增大。由于本体区电阻的增大，本体区上的电压降也会增大。本体区上的大电压降会使寄生BJT更容易接通，从而对器件造成损坏。
[0005]因此，为了制备带有深亚微米间距的功率MOSFET器件，作为负载开关和高频直流-直流器件优化使用，必须提出一种到栅极的自对准接头的器件及其方法，以避免上述副作用发生。
【发明内容】
[0006]本发明提供一种带有自对准接触增强型插头的高密度MOSFET阵列及其制备方法，可避免【背景技术】中提到的副作用。
[0007]为了达到上述目的，本发明提供一种高密度沟槽栅极MOSFET阵列，用X_Y_Z笛卡尔坐标系表示，X-Y平面平行于其主半导体芯片平面，包含:
一个平行于X-Y平面的半导体衬底，在X-Y平面中半导体衬底被分成一个MOSFET阵列区以及一个栅极接触区；其中MOSFET阵列区包含:
一个外延层，包含一个外延区覆盖在半导体衬底上方，本体区覆盖在外延区上方，源极区覆盖在本体区上方，形成在外延层的顶面；
氮化物压盖-有源沟槽栅极堆栈ANCTGS和自引导接触增强型插头SGCEP的一个阵列，该阵列设置在外延层的顶部上方，并且部分嵌入在源极区、本体区以及外延区中，构成沟槽栅极MOSFET阵列，其中
每个氮化物压盖-有源沟槽栅极堆栈包含:
一个嵌入在栅极氧化物壳中的多晶硅沟槽栅极；
一个氮化硅压盖，覆盖露出在外延层顶面上方的多晶硅沟槽栅极顶部侧面，沿X-Y平面水平定位到栅极氧化物壳；并且
每个自引导接触增强型插头都包含:
一个底部紧密接触增强部分ICES，其沿X-Y平面与相邻的氮化物压盖-有源沟槽栅极堆栈准确定位；
一个在底部紧密接触增强部分上的顶部远端接触增强部分(DCES)，所述的顶部远末端接触增强部分沿X-Y平面相对于邻近氮化物压盖-有源沟槽栅极堆栈具有一个横向的定位偏差LTMSRG ；以及
一个中间锥形过渡段TTS位于底部紧密接触增强部分和顶部远末端接触增强部分之间，并且桥接底部紧密接触增强部分和顶部远末端接触增强部分；
并且在MOSFET阵列区上方，一个带图案的电介质区在MOSFET阵列上，带图案的金属层在带图案的电介质区上方，
带图案的金属层，通过自引导接触增强型插头，构成MOSFET阵列的自引导源极和本体接头，因此横向定位偏差LTMSRG不会影响MOSFET阵列器件的性能。
[0008]其中栅极接触区包含一个氮化物压盖-接触沟槽栅极堆栈PNCTGS，设置在半导体衬底上方，并且嵌入到本体区和外延区中，其中氮化物压盖-接触沟槽栅极堆栈包含:
嵌入在栅极氧化物壳中的多晶硅沟槽栅极，所述的氮化物压盖-接触沟槽栅极堆栈的多晶硅沟槽栅极沿X-Y平面，用于连接所述的每个氮化物压盖-有源沟槽栅极堆栈的多晶硅沟槽栅极；以及
一个环形氮化硅垫片盖，其中心孔洞沿X-Y平面横向定位至栅极氧化物壳，除了其中心孔洞之外，所述的环形氮化硅垫片盖覆盖多晶硅栅极滑道的顶部侧壁，带图案的金属层穿过中心孔洞，形成到多晶硅栅极滑道的栅极接头。
[0009]所述的沟槽栅极MOSFET阵列还包含，
在源极区上方，但是在每个氮化硅压盖下方，一个遍及MOSFET阵列区的衬垫氧化区；
以及
在源极区上方，但是在氮化硅压盖下方，一个遍及栅极接触区的衬垫氧化区。
[0010]其中:
多晶硅沟槽栅极具有一个顶部沟槽部分和一个底部沟槽部分，并且相应地，栅极氧化物壳具有一个顶部栅极氧化物壳和一个底部栅极氧化物壳；底部栅极氧化物壳的厚度大于顶部栅极氧化物壳的厚度，从而降低相关MOSFET的栅漏电容。
[0011]其中:
氮化物压盖-有源沟槽栅极堆栈的氮化硅压盖的宽度为0.3-0.5微米，厚度为1000-5000埃，导致在X-Y平面中MOSFET阵列中MOSFET间距为0.6-0.8微米；
氮化物压盖-接触沟槽栅极堆栈的环形氮化硅压盖宽度为0.5-0.8微米，厚度为1000-5000 埃；以及
衬垫氧化区的厚度为100-300埃。
[0012]其中:
X-Y平面上自引导接触增强型插头的宽度为0.2-0.8微米；
Z方向上自引导接触增强型插头的高度为0.2-1.0微米；
X-Y平面上底部紧密接触增强部分的宽度为0.05-0.5微米；
Z方向上底部紧密接触增强部分的高度为0.2-0.5微米；
X-Y平面上顶部远末端接触增强部分的宽度为0.2-0.8微米；以及相对于邻近氮化物压盖-有源沟槽栅极堆栈的定位偏差为0.06-0.15微米。
[0013]其中
其顶部沟槽部分宽度为0.2微米-0.3微米，深度为0.3微米-0.6微米；以及其底部沟槽部分深度为0.3微米-0.6微米；并且相应地，
顶部栅极氧化物壳厚度为100-600埃，底部栅极氧化物壳厚度为300-1000埃。
[0014]本发明还提供一种用于制备高密度沟槽栅极的MOSFET阵列器件的方法，在X_Y_Z笛卡尔坐标系中表示，其中X-Y平面平行于其主半导体芯片平面，包含:
a)制备一个半导体衬底，构成一个外延层，在X-Y平面中半导体衬底被分成一个MOSFET阵列区以及一个栅极接触区；
b)在MOSFET阵列区中制备一个有源沟槽的阵列，在栅极接触区中制备一个接触沟槽，有源沟槽和接触沟槽延伸预置的总沟槽深度TCD，部分延伸到外延层中；
c)在有源沟槽上方，制备氮化物压盖-有源沟槽栅极堆栈ANCTGS和自引导接触增强型插头SGCEP的一个阵列，在接触沟槽上方制备氮化物压盖-接触沟槽栅极堆栈PNCTGS和接触增强型插头CEP，将本体区和源极区注入到器件中，其中:
氮化物压盖-有源沟槽栅极堆栈在X-Y平面中具有预置的氮化物压盖-有源沟槽栅极堆栈间隔；并且
每个氮化物压盖-有源沟槽栅极堆栈都包含:
嵌入在栅极氧化物壳中的多晶硅沟槽栅极；以及
覆盖在多晶硅沟槽栅极顶部侧面的氮化硅压盖，在X-Y平面中水平定位至栅极氧化物壳;并且
每个自引导接触增强型插头都包含:
一个底部紧密接触增强部分ICES，沿X-Y平面准确定位到其附近的氮化物压盖-有源沟槽栅极堆栈；
一个在底部紧密接触增强部分上的顶部远端接触增强部分DCES，所述的顶部远末端接触增强部分沿X-Y平面相对于所述的邻近氮化物压盖-有源沟槽栅极堆栈具有一个横向定位偏差LTMSRG ；以及
一个中间锥形过渡段TTS位于底部紧密接触增强部分和顶部远末端接触增强部分之间，并且桥接底部紧密