[0056]图2是本发明实施例提供的一种栅极绝缘层的结构示意图；
[0057]图3是本发明实施例提供的一种栅极绝缘层的结构示意图；
[0058]图4是本发明实施例提供的一种薄膜晶体管制备方法流程图；
[0059]图5是本发明实施例提供的一种栅极绝缘层制备方法流程图；
[0060]图6是本发明实施例提供的一种栅极绝缘层制备方法流程图。
【具体实施方式】
[0061]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0062]图1提供了一种薄膜晶体管的结构示意图，参见图1，该薄膜晶体管包括:衬底1、栅电极2、栅极绝缘层3、以及有源层4，该栅极绝缘层3夹设于栅电极2和有源层4之间。
[0063]在本实施例中，薄膜晶体管还可以包括:欧姆接触层5、源漏电极6、钝化层7、以及像素电极8。这些层仅作为示例，在具体实现时，可以包括更多的层结构或更少的层结构。
[0064]在本实施例中，栅电极2可以采用铜、铝等材质并通过溅镀法来制备，由于铜具有电阻低、耗能少等特点，本实施例中的栅电极2主要采用铜来制备，其生长厚度可以为150?600nm。并且，对于具有由铜制作的栅电极的薄膜晶体管在光照条件下更容易出现阈值电压偏移、关态电流偏大的问题，故本发明实施例尤其适用于具有由铜制作的栅电极的薄膜晶体管。
[0065]栅极绝缘层3可以采用等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor D印osit1n，简称“PECVD”)来制备，该方法具有基本温度低、生长速度快的特征，既节能又能提高生成效率，其外，栅极绝缘层3的厚度可以为250?500nm。
[0066]有源层4可以为采用PECVD制备的非晶硅有源层，其生长厚度可以为150?250nm。欧姆接触层5可以采用PECVD制备，其厚度可以为25?70nm。源漏电极6可以采用派镀法来制备，其材质可以与栅电极I 一致，其厚度可以为150?650nm。钝化层7的材质可以为氮化硅，其厚度可以为200?750nm。像素电极8可以为采用溅镀法制备，其材质可以为透明导电膜，其厚度可以为30?150nm。有源层4、欧姆接触层5、源漏电极6、钝化层7、像素电极8的具体结构均为举例，本发明并不以此为限。
[0067]图2提供了一种栅极绝缘层的结构示意图，参见图2，该栅极绝缘层3可以包括:内部缺陷防止层32和界面缺陷防止层33，该内部缺陷防止层32位于界面缺陷防止层33和栅电极2之间，内部缺陷防止层32用于减少栅极绝缘层3的内部缺陷，界面缺陷防止层33用于减少栅极绝缘层3和有源层4的接触界面的缺陷。
[0068]在本实施例中，内部缺陷防止层32用于减少栅极绝缘层3的内部缺陷，界面缺陷防止层33用于减少栅极绝缘层3和有源层4的接触界面的缺陷，这样可以减少栅极绝缘层3内部以及栅极绝缘层3与有源层4接触面的缺陷态数量，进而减少了载流子(即正电子)在栅极绝缘层3内部以及栅极绝缘层3与有源层4接触面处的累积，这样能有效减少薄膜晶体管的阀值电压的偏移现象，进而防止了 1ff (关态电流)的增加、提高了薄膜晶体管的稳定性，减少了薄膜晶体管的不良率。
[0069]可选地，该界面缺陷防止层33的材料可以为SiNx，其中，X的取值范围为1.33?10，界面缺陷防止层33的厚度可以为5?50nm。
[0070]在本实施例中，界面缺陷防止层33的材料可以为氮化硅，其N含量比例越高，界面缺陷防止层33与有源层4的晶格匹配越好，栅极绝缘层3和有源层4的接触界面的缺陷越少。
[0071]进一步地，内部缺陷防止层32的材料可以为SiNy，其中，O < y < X，即内部缺陷防止层32中的N含量比例小于界面缺陷防止层33中的N含量比例。
[0072]在本实施例中，内部缺陷防止层32中的N含量比例小于界面缺陷防止层33中的N含量比例，栅极绝缘层3中N含量缓慢变化，有助于内部缺陷防止层32减少栅极绝缘层3的内部缺陷。
[0073]可以选地，在栅电极2上生长栅极绝缘层3之前，可以对栅电极2的表面经过以下方式中的至少一种处理:
[0074]采用H2进行等离子体处理；
[0075]采用N2进行等离子体处理。
[0076]在本实施例中，如果栅电极2采用了易氧化的金属制备，则可以先采用H2对其表面进行等离子体处理，这样可以对栅电极2表面的氧化物进行还原处理。还可以采用N2对其表面进行等离子体处理，这样可以对栅电极2表面进行一次清洁处理，以减少栅电极2表面的缺陷，同时还能增加栅电极2表面N的悬挂键，这样在后续生长栅极绝缘层3时，能减少缺陷态的产生。
[0077]在一种优选的实现方式中，可以先采用H2进行等离子体处理，然后采用N2进行等离子体处理。
[0078]图3提供了一种栅极绝缘层的结构示意图，参见图3，内部缺陷防止层32的材料可以为氮化硅，内部缺陷防止层32可以包括:生长速度控制层322和第一缺陷防止层323，该第一缺陷防止层323位于生长速度控制层322和界面缺陷防止层33之间，生长速度控制层322为SiNyl，第一缺陷防止层323为SiNy2，其中，O < yl < y2。
[0079]在本实施例中，内部缺陷防止层32的材料可以为氮化硅，生长速度控制层322中的N含量比例小于第一缺陷防止层323中的N含量比例。由于N含量比例越小的氮化硅，其生长速度越快，生长速度控制层322的生长速度快，可以用于提高栅极绝缘层3的生长速度，减少薄膜晶体管的制备时间，提高薄膜晶体管的产能。
[0080]在本实施例中，第一缺陷防止层323中的N含量比例大于生长速度控制层322中的N含量比例，小于界面缺陷防止层33中的N含量比例，栅极绝缘层3中N含量缓慢变化，有助于第一缺陷防止层323减少栅极绝缘层3的内部缺陷。
[0081]可选地，y2的取值范围可以为0.5?10，优选为1.0?8，yl的取值范围可以为
0.1 ?1.33。
[0082]进一步地，第一缺陷防止层323的厚度可以为5?50nm，生长速度控制层322的厚度可以为30?400nm。上述厚度即可以保证第一缺陷防止层323能起到缺陷防止的作用，又兼顾了栅极绝缘层3的生长时间。
[0083]图3提供了一种栅极绝缘层的结构示意图，参见图3，该栅极绝缘层3还包括:设于栅电极2和内部缺陷防止层32之间的扩散阻挡层31，该扩散阻挡层用于阻挡栅电极2向栅极绝缘层3扩散。
[0084]在本实施例中，如果栅电极2采用易扩散金属元素(例如:铜)制成，在栅电极2的表面生长扩散阻挡层31，可以阻挡栅电极2中的金属元素扩散至栅极绝缘层2，进而扩散至有源层3中，降低了金属元素对载流子的迀移效率的影响。
[0085]具体地，该扩散阻挡层31的材料可以为SiNz，其中，z的取值范围可以为1.33?10。
[0086]进一步地，扩散阻挡层31的厚度可以为5?50nm。
[0087]参见图3，该内部缺陷防止层32还包括:设于扩散阻挡层31和生长速度控制层322之间的第二缺陷防止层321，在本实施例中，该第二缺陷防止层321用于减少栅极绝缘层3的内部缺陷。
[0088]具体地，该第二缺陷防止层321的材料可以为SiNy3，其中，O < yl < y3。
[0089]进一步地，y3的取值范