于晶格不匹配半导体基板上的无缺陷松弛覆盖层的制作方法
【技术领域】
[0001]本发明大体有涉及半导体结构及其制造。更特别的是，本发明涉及一种半导体结构以及一种用以制作有半导体层在基板上的该半导体结构的方法，该层有约80%以上的应变松驰程度以及约100/cm2以下的贯穿差排密度(threading dislocat1n density)。
【背景技术】
[0002]半导体基板上的应变松驰半导体材料，例如硅基板上的硅锗，在电子及光电装置有许多潜在应用。为了实际应用，最好该层具有高应变松驰程度，低贯穿差排密度，以及平滑的表面。此外，最好也最小化层厚，因为随着层厚增加，生产成本也上升以及出现重大的技术问题，例如与材料关连的不良导热性。根据实验结果及理论模型，这些所欲特性常常自我矛盾。例如，实验结果及理论模型指出硅锗在硅基板上的应变松驰程度取决于硅锗的层厚，该层愈厚，则应变松驰程度愈高。预料只有极薄的薄膜才有高应变松驰程度(约90% )，但是就成本而言，这不实际。同样，贯穿差排密度(TDD)显示为硅锗层厚的函数，从而TDD随着硅锗层厚增加而减少。结果，在硅基板上制造有适于装置应用的高应变松驰程度及低TDD的薄硅锗是件挑战。
[0003]因此，有高应变松驰程度、低TDD及减少层厚的应变松驰半导体层需要具有成本效益、量产可行的制造技术。
【发明内容】
[0004]在一方面，提供一种制造半导体结构的方法，可克服先前技术的缺点以及有额外优点。该方法包括:提供一起始半导体结构，该结构包括:一半导体基板，包含至少一第一半导体材料，以及在该基板上由至少一第二半导体材料组成的一第二层。该基板与该第二层间存在晶格不匹配(lattice mismatch)，以及至少一缺陷出现且可暴露于该第二层中。该方法更包括:暴露该至少一缺陷，填入(fill-1n)该第二层中由该暴露步骤产生的任何空隙(void)，以及在该填入步骤后，用一半导体覆盖层覆盖该第二层。该覆盖层有约80%以上的应变松驰程度以及约100/cm2以下的非零(non-zero)贯穿差排密度。
[0005]根据另一方面，提供一种半导体结构。该结构包含一半导体基板，包含至少一第一半导体材料，在该基板上由至少一第二半导体材料组成的一第二层，以及在该第二层上的一半导体覆盖层。该基板与该覆盖层间存在晶格不匹配，以及该覆盖层有约80%以上的应变松驰程度以及约100/cm2以下的非零贯穿差排密度。
[0006]由以下本发明各种方面结合附图的详细说明可明白以上及其他的本发明的目标、特征及优点。
【附图说明】
[0007]图1是根据本发明的一或更多方面的起始半导体结构的一范例的横截面图，它在基板上方的半导体层中有一或更多可暴露缺陷。
[0008]图2是根据本发明的一或更多方面图示图1图结构于暴露缺陷(或数个)之后的一范例。
[0009]图3是根据本发明的一或更多方面图示图2结构在沉积一层填料材料于暴露缺陷(或数个)上面后的一范例。
[0010]图4是根据本发明的一或更多方面图示图3结构于移除在经填入暴露缺陷(或数个)上面的填料层及平坦化后的一范例。
[0011]图5是根据本发明的一或更多方面图示图4结构于建立半导体材料的覆盖层后的一范例。
[0012]图6是根据本发明的一或更多方面图示图5结构于覆盖层平坦化后的一范例。
[0013]符号说明
[0014]102 基板104、112 层
[0015]106 缺陷108、120 表面
[0016]110 空隙114 已填空隙
[0017]115 平坦化表面116 半导体材料层
[0018]118 小凹痕122 无缺陷表面。
【具体实施方式】
[0019]以下用图示于附图的非限定性范例更详细地解释本发明的数个方面及其一些特征、优点及细节。省略习知材料、制造工具、加工技术等等的描述以免不必要的模糊本发明的细节。不过，应了解，尽管详细说明及特定范例指出本发明的数个方面，然而它们皆仅供图解说明而不是用来限制。熟谙此艺者显然由本揭示内容可明白在本发明概念的精神及/或范畴内有各种取代、修改、附加及/或配置。
[0020]可应用如用于本专利说明书及权利要求书中的近似语以修饰允许改变而不导致相关基本功能改变的任何数量表示法。因此，用一用语或数个用语修饰的数值，例如"大约"不受限于指定的确切数值。在某些情况下，该近似语可对应至用于测量该数值的仪器的精确度。
[0021]用于本文的术语是只为了要描述特定实施例而非旨在限制本发明。如本文所使用的，英文单数形式〃a〃、"an〃和〃the"也旨在包括复数形式，除非上下文中另有明确指示。更应该理解，用语〃包括(comprise)〃(以及任何形式的包括，例如"comprises"及"comprising")、〃具有(have) 〃(以及任何形式的具有，例如"has"及"having")、〃包含(include) ^ (以及任何形式的包含，例如〃includes〃及〃including")以及〃含有(contain) 〃(以及任何形式的含有，例如"contains〃及"containing")都是开放的连系动词。结果，〃包括"、〃具有"、〃包含"、〃含有〃 一或更多步骤或元件的方法或装置拥有该一或更多步骤或元件，但是不限于只有该一或更多步骤或元件。同样，〃包括"、〃具有"、〃包含"、"含有"一或更多特征的方法步骤或装置元件拥有该一或更多特征，但是不限于只有该一或更多特征。此外，用某一方式组态而成的装置或结构至少是用该方式组态，但是也可用未表列的方式来组态。
[0022]如本文所使用的，在使用用语〃连接(connect) 〃提及两个实体元件时意指这两个实体元件直接连接。不过，用语〃親合(couple) 〃可意指直接连接或通过一或更多中间元件的连接。
[0023]如本文所使用的，用语〃可能〃及〃也许〃表示在一组情况内可能发生；拥有指定性质、特性或功能；及/或限定另一动词，其藉由表达与受限动词关连的能力、性能或可能性中的一或更多。因此，使用〃可能〃及〃也许〃指出一修饰用语明显适合、能够或适用于被指涉性能、功能或用法，同时考虑到在有些情况下，该修饰用语有时可能不适合、能够或适用。例如，在有些情况下，可预期一事件或性能，同时在其他情况下，该事件或性能不会发生，因此用〃可能〃及〃也许〃反映这种区别。
[0024]以下参考为求容易了解而不按照比例绘制的附图，附图中相同或类似的组件用相同的元件符号表示。
[0025]图1是起始半导体结构的一范例的横截面图，它在基板表面上或附近的半导体层中有一或更多缺陷。该起始结构包括由第一半导体材料组成的基板102以及由第二半导体材料组成的层104。该基板的半导体材料可包含任何适当半导体材料，例如，硅(Si)、砷化镓(GaAs)或磷化铟(InP)。此外，该基板可为块状基板(例如，晶圆)。该第二半导体材料层包含一或更多半导体材料以及与该基板晶格不匹配。可能第二半导体材料的范例大体包括来自元素周期表的II1-V族的一或更多半导体材料，例如，硅锗(SiGe)Jf (Ge)、砷化铟镓(InGaAs)、碲化镉(CdTe)、或碲化汞镉(CdHgTe)。如图1所示，层104中存在一或更多缺陷，包括在第二半导体材料层的正面108的缺陷106。通常，该等缺陷在沿着该层或膜的深度分布，其密度通常由基底(亦即，与基板102的介面)至表面递减。不过，就本发明的目的而言，只着眼在相关表面处或附近的缺陷而且在此被称为〃可暴露(exposable)"。如本文所使用的，用语"缺陷"或"数个缺陷"指晶格结构中的一或更多差排(例如，贯穿差排)或不规则性。
[0026]图2是图示图1结构在暴露缺陷(或数个)106之后的一范例。暴露缺陷(或数个)指实际移除层104表面108在覆盖该缺陷的区域中的材料，留下空隙110以及暴露该等缺陷。较佳地，最小化被移除的材料，同时仍暴露该缺陷。例如，可用干蚀刻或对缺陷有选择性的湿蚀刻实现缺陷暴露(亦即，移除层104中覆盖给定缺陷的材料)。熟谙此艺者应了解，有缺陷区域的蚀刻明显快于没有缺陷的区域；因此，该蚀刻被视为对于缺陷有选择性。在一范例中，该第二半导体材料包含硅锗以及以干式为较佳的选择性蚀刻，而且可包括，例如，以高于约600°C的温度，在氢气气氛中使用盐酸。
[0027]图3是图示图2结构在沉积一层填料材料于有暴露缺陷(或数个)的层上面的一范例。由填料材料组成的层112可包含，例如，氧化物或氮化物。在一范例中，在基板102包含硅以及层104的材料包含硅锗时，该填料材料可包含，例如，氧化物。实现该氧化物的沉积可使用，例如，化学气相沉积(CVD)的形式，包括例如习知CVD及低压CVD(LPCVD)。在任一情形下，熟谙此艺者应了解，都需要硅源及氧源。该硅源，例如，可为正硅酸乙酯(TEOS)或硅烷(SiH4)。氧源，例如，可为氧(O2)或一氧化氮(N2O)。此外，熟谙此艺者应了解，LPCVD使用低于大气压的压力。在本范例的一变体中，氮化物用来作为填料材料。需要含硅源及含氮源。例如，硅源可为二氧化硅(S12)、二氯硅烷(H2SiCl2)，它也被称为"DCS"，同时氮源，例如可为产生氮化硅(Si3N4)的氨(NH3)。
[0028]图4是图示图3结构于移除在经填入缺陷(或数个)上面的填料层然后平坦化产生平坦化表面115之后的一范例。较佳地，移除在已填空隙114上面的无用填料材料，以及在同一个制程中完成两者的平坦化，但是不需要如此。在一范例中，在基板包含硅时，层104的材料包含硅锗，以及该填料材料包含氧化物，实现硅锗表面及已填空隙的氧化物移除及平坦化可用化学机械研磨(CMP)技术，例如，使用基于铈氧(亦即，铈(IV)氧化物(CeO2))的泥浆以及在层104上停止。在一较佳变体中，使用铈