功率半导体器件子模组的制作方法
【技术领域】
[0001]本发明涉及电子集成领域，特别是一种功率半导体器件子模组。
【背景技术】
[0002]功率半导体器件子模组是常用的晶体管封装结构，其体积小，集成度高，广泛应用于日常生活及工业加工中。功率半导体器件子模组通常具有芯片以及与芯片电连接的极板。
[0003]在现有技术中，功率半导体器件子模组的封装结构较为松散，从而使得其内部的芯片不能完全固定，进而极易导致芯片与其两侧的极板之间发生错位。这种错位使得芯片无法与极板实现正常的电连接，极大地影响了功率半导体器件子模组的正常使用。另外，芯片容易在错位时与极板发生动摩擦，从而使芯片极易磨损，进而使功率半导体器件子模组无法再继续使用。这极大地影响了功率半导体器件子模组(尤其是绝缘栅双极功率半导体器件子模组)的合格率和使用寿命，非常不利于使用。
[0004]因此，需要一种能防止在芯片与极板之间发生错位的功率半导体器件子模组。
【发明内容】
[0005]针对上述问题，本发明提出了一种功率半导体器件子模组，通过使用这种功率半导体器件子模组能防止芯片与极板发生错位。
[0006]根据本发明提出了一种功率半导体器件子模组，包括:导电组件，导电组件包括依次叠置的第一导电体，芯片和第二导电体，容纳导电组件的夹持组件，夹持组件能向第一导电体以及第二导电体施加沿叠置方向的夹持力。
[0007]通过本发明提出的功率半导体器件子模组，夹持组件能与第一导电体和第二导电体相接触，并沿叠置方向分别向第一导电体与第二导电体施加沿叠置方向的夹持力，从而防止了在芯片与第一导电体和第二导电体发生错位，使芯片能与第一导电体和第二导电体正常电连接。另外，这使得芯片不会被第一导电体和第二导电体磨损，有效提高了功率半导体器件子模组的生产合格率和使用寿命。
[0008]在一个实施例中，夹持组件包括至少部分与第一导电体重叠的第一夹持件，以及至少部分与第二导电体重叠的第二夹持件，第一夹持件向第一导电体施加沿叠置方向的夹持力，第二夹持件向第二导电体施加沿叠置方向的夹持力，所述第一夹持件与所述第二夹持件能拆卸地连接在一起。第一夹持件通过与第一导电体重叠的部分向第一导电体施加夹持力，第二夹持件通过与第二导电体重叠的部分向第二导电体施加夹持力。第一夹持件与第二夹持件方便了功率半导体器件子模组的装配。此外，这种设置令使用者能更方便地对内部的芯片、第一导电体以及第二导电体进行检测和更换。
[0009]在一个实施例中，第一夹持件的一部分与第一导电体重叠，第一夹持件的另一部分间隔式覆盖芯片而在第一夹持件与芯片之间形成间隙，在间隙内设置有绝缘层。绝缘层的设置减小了芯片的可活动空间，从而能防止芯片移动或变形。
[0010]在一个优选的实施例中，绝缘层充满间隙并向芯片施加沿叠置方向的压力。绝缘层能与第一导电体一起向芯片施加压力，从而使芯片受力均匀，进而防止了芯片变形。这保证了芯片能与第一导电体和第二导电体正常电连接，防止了芯片损坏。
[0011]在一个实施例中，间隙沿叠置方向延伸到芯片的侧沿处，绝缘层充满间隙以覆盖芯片的侧沿。绝缘层能稳定芯片侧沿处的电流，提高芯片的表面击穿电压，对芯片起到极大地保护作用。
[0012]在一个优选的实施例中，间隙沿叠置方向延伸到第二导电体的侧沿处，绝缘层充满间隙以覆盖第二导电体的侧沿。这样绝缘层能防止第二导电体移动，从而进一步防止了第二导电体与芯片之间发生错位。
[0013]在一个实施例中，在第一夹持件上构造有沿叠置方向贯穿第一夹持件的注胶道，经注胶道能将绝缘胶注入到间隙内以形成绝缘层。在夹持组件与导电组件装配好后，可直接通过注胶道注胶以形成绝缘层，从而简化了绝缘层的形成方式，优化了功率半导体器件子模组的制造工艺，节省了制造成本。
[0014]在一个实施例中，在第一夹持件上还构造有与第一导电体重叠处相邻的凸出部，凸出部沿叠置方向延伸至与所述第一导电体的侧沿相抵靠以所述第一导电体朝向设置凸出部的一侧移动，优选地，所述凸出部环绕所述第一导电体。在第一导电体具有朝向凸出部运动的趋势时，凸出部能阻挡第一导电体朝向凸出部运动，从而进一步防止了芯片与第一导电体发生错位。另外，在功率半导体器件子模组的装配过程中，凸出部能起到有效定位的作用，从而保证了装配的成功率与合格率。
[0015]在一个实施例中，在第一夹持件上构造有朝向第二夹持件延伸的外卡脚，在第二夹持件上构造有朝向第一夹持件延伸的内卡脚，外卡脚能与内卡脚相接合。相互卡接的第一夹持件与第二夹持件能更加稳定地固定住中间的导电组件，从而能进一步防止芯片与第一导电体和第二导电体之间发生错位，进一步保证了功率半导体器件子模组的合格率与使用寿命。另外，通过内卡脚与外卡脚卡接的第一夹持件与第二夹持件能更加方便地进行装配与拆卸，从而进一步方便了对导电组件的维护、检测与更换，令使用者能方便地使用这种功率半导体器件子模组。
[0016]在一个实施例中，在第一夹持件与第一导电体重叠处构造有第一接孔，第一接孔沿叠置方向贯穿第一夹持件，和/或在第二夹持件与第二导电体重叠处构造有第一接孔，第二接孔沿叠置方向贯穿第一夹持件。第一导电体通过第一接孔与外界的其他电路结构电连接，第二导电体通过第二接孔与外界的其他电路结构电连接，从而使本发明的功率半导体器件子模组能适用于各种电路结构中，方便了使用者的使用。
[0017]这里应理解地是，“叠置方向”为第一极板、芯片和第二极板相互叠置的方向，即与芯片所在的平面垂直的方向。
[0018]与现有的技术相比，本发明的优点在于:(1)保证了导电组件内部的电连接处不会错位，能实现芯片与极板之间的正常电连接。(2)导电芯片也不会与第一导电体和第二导电体发生动摩擦，从而有效防止了芯片的磨损。(3)提高了功率半导体器件子模组的生产合格率和使用寿命。
【附图说明】
[0019]在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中:
[0020]图1显示了本发明的功率半导体器件子模组的结构示意图。
[0021]图2显示了本发明的功率半导体器件子模组的结构爆炸示意图。
[0022]图3显示了本发明的第一夹持件的结构示意图。
[0023]在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
【具体实施方式】
[0024]下面将结合附图对本发明作进一步说明。
[0025]图1示意性地显示了本发明的功率半导体器件子模组I的具体结构。功率半导体器件子模组I包括导电组件和夹持组件，导电组件容纳于夹持组件之内。导电组件包括依次叠置的第一导电体21、芯片23以及第二导电体22，即芯片23设置于第一导电体21和第二导电体22之间。第一导电体和第二导电体均可为极板或其他导电结构(例如，通常采用一定厚度的钼片作为导电体)。第一导电体21可为发射极，第二导电体22可为集电极。夹持组件能夹持第一导电体21与第二导电体22，并在第一导电体21与第二导电体22上施加夹持力，以保证芯片与极板之间不会发生错位。导电组件的结构为本领域的技术人员所熟知的，在此不加赘述。下面将结合附图对夹持组件的结构进行进一步描述。
[0026]如图1所示，夹持组件包括第一夹持件11和第二夹持件12。第一夹持件11至少部分与第一导电体21相重叠，并向第一导电体21施加沿叠置方向的夹持力Fl ;第二夹持件12至少部分与第二导电体22相重叠，并向第二导电体22施加沿叠置方向的夹持力F2。夹持力Fl与F2互为相互作用力，使得第一导电体21与第二导电体22有相对运动的趋势，从而使第一导电体21与第二导电体22向设置于之间的芯片23施加压力。当芯片23具有相对于第一导电体21和第二导电体22运动的趋势时，第一导电体21和第二导电体22均会与芯片23之间产生较大的静摩擦力以消除这种趋势，进而防止了芯片23与第一导电体21和第二导电体22之间发生错位。这使整个导电组件能按照预先设计的那样固定，保证了芯片23能与第一导电体21和第二导电体22正常电连接。另外，由于芯片23能与第一导电体21和第二导电体22稳固地接合在一起，因此芯片23不会被第一导电体21和第二导电体22磨损，从而有效保护了芯片23的结构，进而保证了芯片23的有效性，有效提高了功率半导体器件子模组I的生产合格率和使用寿命。
[0027]第一夹持件11与第二夹持件为可拆卸的，在装配时再连接在一起。这方便了对夹持组件的加工，降低了功率半导体器件子模组I的加工成本。另外，第一夹持件11与第二夹持件12的这种结构方便了功率半导体器件子模组I的装配。这里应理解的是，第一夹持件11与第二夹持件12的连接可以为直接连接，也可以为通过螺钉或其他结构的间接连接。
[0028]为了在芯片工作时，保证其与外部结构之间的良好的绝缘性，使第一导电体21不完全覆盖芯片23，以在芯片23与第一夹持件11之间形成间隙，并在间隙内填充有绝缘层30。另外，填充在间隙内的绝缘层30还能减少甚至消除芯片可活动的空间，这进一步防止芯片23相对于第一导电体21与第二导电体22错位。另外，绝缘层30还减少甚至消除了第一导电体21的可移动空间，这也防止了芯片23相对于第一导电体21与第二导电体22错位。
[0029]功率半导体器件子模组可为绝缘栅双极功率半导体器件子模组，其应具有如图1中所示的栅极弹簧针40，栅极弹簧针40与芯片23直接接触而不与第一导电体21相接触。因此在绝缘栅双极功率半导体器件子模组内，第一导电体21更是不能完全覆盖芯片23，以避让栅极弹簧针40。这使得绝缘栅双极功率半导体器件子模组十分需要设置这种绝缘层30以防止芯片23变形或错位。此时，在第一夹持件11上也应设置有供栅极弹簧针40穿过的通孔114。栅极弹簧针的结构以及其设置方式为本领域的技术人员所熟知的内容，在此不加赘述。
[0030]在一个优选的实施例中，绝缘层30充满这种空隙。这使得在第一夹持件11向第一导电体21施加夹持力时，绝缘层30也会受到一定的压力，并能将这种压力传递给芯片23。这样，绝缘层30能与第一导电体21 —起向芯片23施加压力，从而使芯片23受到的压力更为均匀，进