Ltps阵列基板及其制造方法
【技术领域】
[0001]本发明涉及显不技术领域，具体涉及一种LTPS(Low Temperature Poly-silicon,低温多晶硅)阵列基板及其制造方法。
【背景技术】
[0002]采用LTPS工艺的液晶显示装置由于具有较高的电子迀移率，能够有效减小TFT (Thin Film Transistor，薄膜晶体管)的面积以提升像素的开口率，并且在增强显示亮度的同时能够降低功耗及生产成本，目前已成为液晶显示领域的研宄热点。但LTPS工艺复杂，采用CVD (Chemical vapor deposit1n，化学气相沉积)工艺制备的阵列基板(Array基板)的层数较多，导致制造流程繁多，无法降低生产成本。因此如何简化LTPS工艺制程，实为目前企业需要努力的目标。
【发明内容】
[0003]有鉴于此，本发明实施例提供一种LTPS阵列基板及其制造方法，以简化LTPS工艺制程。
[0004]本发明一实施例提供一种LTPS阵列基板的制造方法，包括:在基体上形成LTPS阵列基板的TFT的源极和漏极；在包括源极和漏极的基体上形成第一区域和第二区域的多晶硅层，且第一区域的多晶硅层的厚度大于第二区域的，除第二区域之外的第一区域的多晶硅层部分覆盖源极和漏极；对多晶硅层的表面进行钝化处理，以将第二区域的多晶硅层以及第一区域的多晶硅层临近表面的部分变成绝缘层；在源极和漏极之间的绝缘层上形成所述TFT的栅极。
[0005]其中，基体包括衬底板材及形成于衬底板材上的缓冲层。
[0006]其中，形成第一区域和第二区域的多晶硅层的步骤包括:在包括源极和漏极的基体上依次形成多晶硅层、正性光阻层；利用半透式光罩且自基体朝向正性光阻层的一侧进行曝光，以形成厚度不同的第一区域和第二区域的正性光阻层；去除第二区域的正性光阻层；刻蚀第二区域的多晶硅层以使其具有预定厚度；去除第一区域的正性光阻层。
[0007]其中，钝化处理包括氧化处理和氮化处理中的至少一个。
[0008]其中，在位于源极和漏极之间的绝缘层上形成栅极之后，所述方法还包括:向第一区域的多晶硅层与源极和漏极直接接触的两端注入第一杂质离子；向对应于栅极与源极、栅极与漏极之间的第一区域的多晶硅层注入第二杂质离子，以形成LDD结构。
[0009]其中，第一杂质离子和第二杂质离子分别为N+、N —型杂质离子。
[0010]其中，在位于源极和漏极之间的绝缘层上形成栅极之后，所述方法还包括:向第一区域的多晶硅层与所述源极和所述漏极直接接触的两端注入P型杂质离子，以形成LDD结构。
[0011]其中，在形成LDD结构之后，所述方法还包括:在包括栅极的基体上形成平坦层，并在平坦层内形成接触孔以暴露漏极的表面；在除对应TFT之外的平坦层上形成LTPS阵列基板的公共电极层；在平坦层和公共电极层上形成钝化层，且钝化层未覆盖接触孔；在钝化层上形成像素电极，并且像素电极可通过接触孔与漏极电连接。
[0012]本发明另一实施例提供一种LTPS阵列基板，包括:基体；源极和漏极，位于基体上；多晶硅层，位于包括源极和漏极的基体上，且多晶硅层部分覆盖源极和漏极；绝缘层，位于多晶硅层以及源极和漏极上，且绝缘层由覆盖于包括源极和漏极的基体上的多晶硅层通过钝化处理得到；栅极，位于源极和漏极之间的绝缘层上；平坦层，位于包括栅极的基体上，且平坦层内形成有暴露漏极的表面的接触孔；公共电极层，位于除对应LTPS阵列基板的TFT之外的平坦层上；钝化层，位于平坦层和公共电极层上，且钝化层未覆盖接触孔；像素电极，位于钝化层上，且像素电极可通过接触孔与漏极电连接。
[0013]其中，钝化处理包括氧化处理和氮化处理中的至少一个。
[0014]本发明实施例的LTPS阵列基板及其制造方法，通过对多晶硅层的表面进行钝化处理，而无需采用CVD工艺，即可制得位于栅极与源极和漏极之间的绝缘层，相比较于CVD工艺，钝化处理的操作更加简单，从而能够简化LTPS工艺的制程并降低生产成本。
【附图说明】
[0015]图1是本发明的LTPS阵列基板一实施例的制造方法的流程图；
[0016]图2是本发明的制造方法中形成源极和漏极的示意图；
[0017]图3是本发明的制造方法中形成多晶硅层的示意图；
[0018]图4是本发明的制造方法中形成绝缘层的示意图；
[0019]图5是本发明的制造方法中形成栅极的示意图；
[0020]图6是本发明的制造方法中形成像素电极的示意图。
【具体实施方式】
[0021]下面将结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。
[0022]图1是本发明的LTPS阵列基板一实施例的制造方法的流程图。如图1所示，本实施例的制造方法包括以下步骤:
[0023]步骤11:在基体上形成LTPS阵列基板的TFT的源极和漏极。
[0024]所述基体用于形成液晶显示面板的LTPS阵列基板，可以为玻璃基体、塑料基体或可挠式基体。如图2所示，基体21也可以包括衬底板材211及形成于衬底板材211上的透明的缓冲层(Buffer layer) 212ο其中，缓冲层212为氮化硅(SiNx)层、氧化硅(S1x)层或者两者的组合，所述缓冲层212用于防止衬底板材211内的杂质在后续工艺中向上扩散而影响之后形成的低温多晶硅薄膜的品质，所述氮化硅层和所述氧化硅层可采用CVD工艺、等离子化学气相沉积(Plasma Enhanced Chemical vapor deposit1n, PECVD)工艺形成，还可以采用溅射、真空蒸镀或低压化学气相沉积等方法，但不限于此。
[0025]本实施例可以利用第一光罩对形成于基体21上的第一金属层进行曝光，并在曝光后进行显影、刻蚀等图案化制程以得到形成源极S和漏极D，其中可利用包含有磷酸、硝酸、醋酸以及去离子水的蚀刻液对第一金属层进行蚀刻，当然也可以采用干法蚀刻。其中，所述第一金属层可以由金属，例如铝、钼、钛、铬、铜，或金属氧化物，例如氧化钛，或金属的合金或其它导电材料构成。
[0026]当然，本实施例也可以通过其他方式得到TFT的源极S和漏极D，例如采用CVD工艺、PECVD工艺、溅射、真空蒸镀或低压化学气相沉积等方法直接在基体21上形成具有预定图案的源极S和漏极D。
[0027]步骤12:在包括源极和漏极的基体上形成第一区域和第二区域的多晶硅层，且第一区域的多晶硅层的厚度大于第二区域的，除第二区域之外的第一区域的多晶硅层部分覆盖源极和漏极。
[0028]结合图3所示，形成所述第一区域Q1的多晶硅层22和所述第二区域Q 2的多晶硅层22的具体过程，包括但不限于:
[0029]首先，在包括源极S和漏极D的基体21上形成一半导体层，该半导体层不仅覆盖源极S和漏极D、金属走线L，还覆盖基体21的整个上表面，而后对该半导体层采用准分子激光退火(Excimer laser annealing，ELA)工艺制得一整面的多晶娃层22，此时多晶娃层22不仅覆盖源极S和漏极D，还覆盖基体21的整个上表面，再在所述多晶硅层22上形成正性光阻层23。
[0030]然后，利用半透式光罩(Half-tone mask)且自基体21朝向正性光阻层23的一侧(图中箭头所示方向)进行曝光，对第一区域Q1的正性光阻层23的曝光强度大于对第二区域92的曝光强度，从而使得原本厚度均匀的正性光阻层23变为厚度不同的正性光阻层23。
[0031]接着，对曝光后的正性光阻层23进行显影处理。本实施例可在此步骤中将金属走线L上方一部分的正性光阻层23通过显影处理去除以暴露出其下方的多晶硅层22、将金属走线L上方一部分的多晶硅层22通过刻蚀处理去除以暴露出其下方的金属走线L，该金属走线L用于实现TFT与LTPS阵列基板的扫描线、数据线等讯号线的连接。
[0032]继而，通过灰化处理去除第二区域Q2的正性光阻层23，第一区域Q i的多晶硅层22在灰化处理之后的厚度小于在灰化处理之前的厚度。本步骤无需利用光罩进行曝光即可去除第二区域Q2的正性光阻层23，从而暴露出对应于第二区域Q2的多晶硅层22，相比较于现有技术，本实施例能够减少LTPS工艺使用光罩的数量。
[0033]进一步地，对暴露出的对应于第二区域Q2的多晶硅层22进行刻蚀处理，以使其厚度减少到生产所需的预定厚度。
[0034]最厚，去除第一区域Q1的正性光阻层23。
[0035]步骤13:对多晶硅层的表面进行钝化处理，以将第二区域的多晶硅层以及第一区域的多晶硅层临近表面的部分变成绝缘层。
[0036]结合图4所示，所述钝化处理可以为氧化处理，具体地，采用O2等离