750中，使得栅极726不接触上场板722、中心场板770或下场板720。ρ型体区724形成在垂直漂移区710上方的衬底702中并且邻接栅极沟槽750。η型源极区730形成在邻接与垂直漂移区710相对的栅极沟槽750的衬底702中。重掺杂ρ型体接触区732可以可选地形成在衬底702的顶表面704处的体区724中。源极电极758形成在衬底702上方，以便通过体接触区732 (如果存在)与源极区730和体区724形成电接触。
[0076]源极电极758与上场板722在垂直RESURF沟槽712的顶部处形成电接触。源极电极758还电耦合到中心场板770和下场板720。在图7所示的本示例的版本中，上场板722直接电连接到中心场板770，中心场板770进而直接电连接到下场板720。在本示例的其他版本中，如本文所描述，源极电极758可以通过辅助沟槽中的场板材料电耦合到中心场板770和下场板720。
[0077]本领域技术人员将认识到，在所要求保护的发明的范围之内，可以对所描述的实施例做出修改，并且许多其它实施例也是可能的。
【主权项】
1.一种半导体器件，包括: 衬底，其包括半导体材料； 垂直金属氧化物半导体晶体管即垂直MOS晶体管，其包括: 具有第一导电性类型的垂直漂移区，其被设置在所述衬底的所述半导体材料中； 在所述衬底中的至少一个垂直RESURF沟槽，使得所述垂直RESURF沟槽的实例被设置在所述垂直漂移区的相对侧上，其中所述垂直RESURF沟槽的每个实例包括: 介电沟槽衬垫，其被设置在所述垂直RESURF沟槽的侧壁和底部上； 下场板，其被设置在所述垂直RESURF沟槽的下部部分中的所述介电沟槽衬垫上；以及上场板，其被设置在所述下场板上方的所述介电沟槽衬垫上，所述介电沟槽衬垫在所述下场板与所述垂直漂移区之间比在所述上场板与所述垂直漂移区之间更厚； 具有所述第一导电类型的漏极接触区，其被设置在所述垂直RESURF沟槽下方的所述衬底中； 栅极，其被设置在所述垂直RESURF沟槽的所述实例之间的所述垂直漂移区上方，所述垂直RESURF沟槽被设置在所述垂直漂移区的相对侧上，使得所述栅极与所述上场板和所述下场板电隔离； 具有所述第一导电类型的源极区，其被设置在所述垂直漂移区上方的所述衬底中并且通过体区与所述垂直漂移区分开，所述体区具有与所述第一导电类型相反的第二导电类型；以及 源极电极，其被电耦合至所述源极区、所述上场板和所述下场板。2.根据权利要求1所述的半导体器件，进一步包括设置在所述衬底中的辅助沟槽，所述辅助沟槽具有与所述垂直RESURF沟槽基本相等的深度，所述辅助沟槽包含与所述下场板连续的场板材料，所述场板材料与所述源极电极接触。3.根据权利要求1所述的半导体器件，其中所述下场板的顶部被直接电连接到所述上场板的底部。4.根据权利要求1所述的半导体器件，其中所述介电沟槽衬垫不含氮化硅蚀刻停止层且不含碳化硅蚀刻停止层。5.根据权利要求1所述的半导体器件，其中所述上场板和所述下场板是多晶硅。6.根据权利要求1所述的半导体器件，其中所述第一导电类型是η型，并且所述第二导电类型是P型。7.根据权利要求1所述的半导体器件，其中接触所述下场板的所述介电沟槽衬垫包括热氧化物层和在所述热氧化物层上沉积的二氧化硅层。8.一种形成半导体器件的方法，包括以下步骤: 提供包括半导体材料的衬底； 通过包括以下步骤的工艺形成垂直MOS晶体管: 形成具有第一导电类型的漏极接触区，所述漏极接触区被设置在所述衬底的顶表面下方的所述衬底中； 形成具有所述第一导电类型的垂直漂移区，所述垂直漂移区在所述漏极接触区上方的所述衬底的所述半导体材料中； 在所述漏接触区上方的所述衬底中形成至少一个垂直RESURF沟槽，使得所述垂直RESURF沟槽的实例通过包括以下步骤的工艺形成在所述垂直漂移区的相对侧上: 从所述垂直RESURF沟槽的区域中的所述衬底去除所述半导体材料； 在所述垂直RESURF沟槽的侧壁和底部上形成介电沟槽衬垫； 在所述垂直RESURF沟槽的下部部分中的所述介电沟槽衬垫上形成下场板； 去除在所述下场板上方的所述介电沟槽衬垫的至少一部分；以及在所述下场板上方的所述介电沟槽衬垫上形成上场板，使得所述介电沟槽衬垫在所述下场板与所述垂直漂移区之间比在所述上场板与所述垂直漂移区之间更厚； 在所述垂直RESURF沟槽的所述实例之间的所述垂直漂移区上方形成栅极，使得所述栅极与所述上场板和所述下场板电隔离； 在所述垂直漂移区上方形成体区，所述体区具有与所述第一导电类型相反的第二导电类型； 在所述垂直漂移区上方的所述衬底中形成具有所述第一导电类型的源极区，使得所述源极区通过所述体区与所述垂直漂移区隔离；以及 形成源极电极，所述源极电极被电耦合到所述源极区、所述上场板和所述下场板。9.根据权利要求8所述的方法，其中执行去除所述下场板上方的所述介电沟槽衬垫的至少一部分，使得热氧化物层的至少一部分被留在所述上场板上方的所述侧壁上。10.根据权利要求8所述的方法，进一步包括在去除所述下场板上方的所述介电沟槽衬垫的至少一部分的步骤之后，在所述垂直RESURF沟槽中形成沉积氧化物层的步骤。11.根据权利要求8所述的方法，进一步包括以下步骤: 在去除所述下场板上方的所述介电沟槽衬垫的所述至少一部分的步骤之后，在所述垂直RESURF沟槽中形成热氧化物层，使得所述热氧化物层覆盖所述下场板的顶部；和 在形成所述上场板之前，从所述下场板的所述顶部去除所述热氧化物层，使得所述下场板的所述顶部直接电连接到所述上场板的底部。12.根据权利要求8所述的方法，进一步包括以下步骤: 在去除所述下场板上方的所述介电沟槽衬垫的所述至少一部分的步骤之后，在所述垂直RESURF沟槽中形成沉积氧化物层，使得所述沉积氧化物层覆盖所述下场板的顶部；和在形成所述上场板之前，从所述下场板的所述顶部去除所述沉积氧化物层，使得所述下场板的所述顶部直接电连接到所述上场板的底部。13.根据权利要求8所述的方法，其中在去除所述下场板上方的所述介电沟槽衬垫的所述一部分的步骤之后，在所述介电沟槽衬垫的剩余部分上形成所述上场板，使得所述介电沟槽衬垫不具有在去除所述下场板上方的所述介电沟槽衬垫的所述一部分的步骤之后形成的附加氧化物层。14.根据权利要求8所述的方法，其中执行去除所述下场板上方的所述介电沟槽衬垫的所述一部分的步骤，使得所述下场板上方的所述介电沟槽衬垫被基本全部去除；以及 进一步包括在形成所述上场板的步骤之前在所述垂直RESURF沟槽的所述侧壁上形成附加氧化物层的步骤。15.根据权利要求8所述的方法，其中所述栅极与所述上场板由相同的多晶硅层形成。16.根据权利要求8所述的方法，进一步包括以下步骤: 在形成所述垂直RESURF沟槽的同时形成辅助沟槽； 在形成所述下场板的同时形成在所述辅助沟槽中的场板材料，使得在所述辅助沟槽中的所述场板材料与所述下场板是连续的，并且使得所述源极电极通过所述辅助沟槽中的所述场板材料电耦合到所述下场板。17.根据权利要求8所述的方法，其中形成所述介电沟槽衬垫的步骤包括在所述垂直RESURF沟槽的所述侧壁上形成热氧化物层以及在所述热氧化物层上形成沉积氧化硅层。18.根据权利要求8所述的方法，其中执行形成所述介电沟槽衬垫的步骤，使得介电沟槽衬垫不具有氮化硅蚀刻停止层且不具有碳化硅蚀刻停止层。19.根据权利要求8所述的方法，其中所述第一导电类型是η型，并且所述第二导电类型是P型。
【专利摘要】本申请公开一种半导体器件(100)，其包括具有在垂直漂移区(110)的相对侧上的垂直降低表面场(RESURF)沟槽(112)的实例的垂直MOS晶体管(106)。垂直RESURF沟槽(112)包含在侧壁上的介电沟槽衬垫(114)、下场板(120)和上场板(122)。介电沟槽衬垫(114)在下场板与垂直漂移区(110)之间比在上场板与垂直漂移区(110)之间更厚。栅极(126)被设置在垂直漂移区(110)上方并且与上场板(122)分开。上场板(122)和下场板(120)被电耦合到垂直MOS晶体管的源极电极。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN105009296
【申请号】CN201480012018
【发明人】C·B·科措, J·M·S·奈尔松, S·J·莫洛伊, H·卡瓦哈勒, H·杨, S·斯瑞达, H·吴, B·温
【申请人】德克萨斯仪器股份有限公司
【公开日】2015年10月28日
【申请日】2014年3月6日
【公告号】US8748976, WO2014138453A1