一种浮栅闪存结构及其制备工艺的制作方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种浮栅闪存结构及其制备工艺。
【背景技术】
[0002]非挥发存储器的特点在于，当电源暂时中断或者器件无限期地处于断电状态时，依然能够长期保持已经存储的信息。理想的非挥发存储器应满足低成本、高密度、快速的随机存取、低功耗等要求。在20世纪80年代中期，一种被称为“快闪”存储器(Flash)的新技术被开发出来，它的低成本及快速的编程、擦除能力使其快速的成为半导体器件市场的主导力量。而数据存储密度和每位成本是推动存储器发展的必要条件。
[0003]目前，传统的浮栅型闪存的衬底是采用标准MOSFET结构。基本都是水平沟道及漏/浮栅/源，这种结构的器件需要额外的区域给漏/源，从而影响了器件的存储密度，想要提高这种器件的存储密度，一般需要降低沟道长度以及漏/源的宽度，但会带来短沟道效应以及漏源击穿电压变低；这是本领域技术人员所不愿看到的。
【发明内容】
[0004]针对上述存在的问题，本发明公开一种浮栅闪存结构，包括:
[0005]衬底层，包括按照从下至上顺序依次设置的第一有源层、沟道层和第二有源层；
[0006]凹槽，贯穿所述第二有源层、所述沟道层并延伸至所述第一有源层中；
[0007]栅极结构，设置于所述凹槽中，且所述栅极结构的一端部延伸至所述第一有源层中，所述栅极结构的另一端部临近所述第二有源层设置，以于所述沟道层中形成垂直沟道;
[0008]其中，所述栅极结构包括浮栅、控制栅和ONO层，且所述浮栅垂直于所述沟道层延伸的方向贯穿所述沟道层并延伸至所述第一有源层之中，所述控制栅与所述浮栅平行设置且贯穿所述沟道层，所述ONO层位于所述浮栅与所述控制栅之间，以将所述浮栅与所述控制栅予以隔离。
[0009]上述的浮栅闪存结构，其中，临近所述凹槽的侧壁在所述凹槽中设置有至少两个所述栅极结构，且每个所述栅极结构均用于构成一个存储单元；以及
[0010]位于同一凹槽中所有的所述栅极结构中的ONO层为同一膜层结构。
[0011]上述的浮栅闪存结构，其中，所述浮栅闪存结构还包括覆盖所述凹槽内壁的第一氧化层，临近所述凹槽内壁的所述栅极结构和所述衬底层之间通过所述第一氧化层隔离。
[0012]上述的浮栅闪存结构，其中，所述第一有源层和第二有源层的导电类型均为N型，所述沟道层的导电类型为P型。
[0013]上述的浮栅闪存结构，其中，所述栅极结构中，所述浮栅和所述控制栅的上表面平齐。
[0014]上述的浮栅闪存结构，其中，所述浮栅闪存结构还包括第一侧墙结构和第二侧墙结构；
[0015]其中，所述第一侧墙结构覆盖所述浮栅的上表面；
[0016]所述第二侧墙结构覆盖所述控制栅的上表面。
[0017]上述的浮栅闪存结构，其中，所述浮栅闪存结构还包括第二氧化层，所述第二氧化层覆盖所述第二有源层、所述第一侧墙结构、所述第二侧墙结构以及所述ONO层的上表面。
[0018]本发明还提供了一种浮栅闪存结构的制备工艺，包括如下步骤:
[0019]提供一具有凹槽的半导体结构，所述半导体结构包括按照从下至上的顺序依次设置的具有第一导电类型的第一衬底层、具有第二导电类型的第二衬底层、第一氧化层以及位于所述凹槽底部的第二氧化层；
[0020]于所述凹槽的侧壁生长遂穿氧化层，并于所述第二氧化层之上形成浮栅多晶硅层，且所述浮栅多晶硅层的上表面低于所述第二衬底层的上表面；
[0021]于所述浮栅多晶硅层上表面形成具有开口的第一侧墙结构；
[0022]以所述第一侧墙结构为掩膜刻蚀所述浮栅多晶硅层至所述第二氧化层的上表面停止形成至少两个浮栅；
[0023]于相邻的所述浮栅之间形成ONO层以及控制室多晶硅层，且所述浮栅和相邻的所述控制室多晶硅层通过所述ONO层隔离；
[0024]于所述控制室多晶硅层的两侧上表面形成具有开口的第二侧墙结构；
[0025]以所述第二侧墙结构为掩膜刻蚀所述控制室多晶硅层至所述ONO层的上表面停止，以于相邻的所述浮栅之间形成两个控制栅；
[0026]进行离子掺杂以于所述第二衬底层的上部形成具有第一导电类型的第三衬底层。
[0027]上述的浮栅闪存结构的制备工艺，其中，所述半导体结构还包括覆盖所述第一氧化层上表面的氮化硅层。
[0028]上述的浮栅闪存结构的制备工艺，其中，形成所述半导体结构的方法包括如下步骤:
[0029]提供一具有第一导电类型的半导体衬底；
[0030]于所述半导体衬底上生长一层氧化物形成所述第一氧化层；
[0031]向所述半导体衬底部分注入第二导电类型的离子以将所述半导体衬底分为所述第一衬底层和所述第二衬底层；
[0032]于所述第一氧化层之上形成具有开口的氮化硅层；
[0033]按照从上至下的顺序以所述氮化硅层为掩膜依次刻蚀所述第一氧化层、所述第二衬底层并停在所述第一衬底层中形成所述凹槽；
[0034]于所述凹槽底部形成所述第二氧化层。
[0035]上述的浮栅闪存结构的制备工艺，其中，所述第一导电类型均为N型，所述第二导电类型为P型。
[0036]上述的浮栅闪存结构的制备工艺，其中，在形成所述第三衬底层之后，所述方法还包括:继续沉积氧化物，以将所述ONO层暴露的上表面以及所述第一侧墙结构、第二侧墙结构的上表面予以覆盖。
[0037]上述发明具有如下优点或者有益效果:
[0038]本发明提供一种浮栅闪存结构及其制备工艺，在贯穿第二有源层、沟道层并延伸至第一有源层中的凹槽中设置包括浮栅和控栅的栅极结构；该栅极结构的一端部延伸至第一有源层中，另一端部临近第二有源层设置，以于沟道层中形成垂直沟道；且每个栅极结构均用于构成一个存储单元，从而在不会降低沟道长度以及漏/源的宽度的前提下，有效提高浮栅存储器件的存储密度，且由于一个控制栅控制一个存储单元，使得每个存储单元均可单独进行擦写。
【附图说明】
[0039]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0040]图1是本发明实施例中浮栅闪存的结构示意图；
[0041]图2-16是本发明实施例中制备浮栅闪存结构的工艺的流程结构示意图；
[0042]图17是本发明实施例中制备浮栅闪存结构的工艺的流程图。
【具体实施方式】
[0043]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0044]实施例一:
[0045]如图1所示，本发明涉及一种浮栅闪存结构，包括衬底层和设置在该衬底层中的凹槽，该衬底层包括第一有源层201、位于第一有源层201之上的沟道层202以及覆盖该沟道层202上表面的第二有源层203 ;该凹槽贯穿第二有源层203、沟道层202并延伸至第一有源层201中，即该凹槽的底部位于第一有源层201中；该浮栅闪存结构还包括设置于凹槽中的栅极结构，该