半导体器件的制造方法
【技术领域】
[0001]2014年6月4日提交的日本专利申请2014-116029号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。
【背景技术】
[0002]本发明涉及一种半导体器件的制造方法，并且可以有利地用于包括例如固态图像感测器件的半导体器件的制造方法。
[0003]作为固态图像感测装置，已经研发了使用CMOS(互补金属氧化物半导体)的固态图像感测器件(CMOS图像传感器)。CMOS图像传感器被配置为多个包括具有光电二极管和传输晶体管的像素。
[0004]在日本特开2005-142319号公报(专利文件I)中，公开了一种去除附接至沟槽的底面的金属污染物的技术。根据其摘要，将衬底的温度控制在200°C至600°C，由等离子提供激发能量，由此在硅膜的表面上导致氧化反应。结果，在硅膜的暴露在沟槽中的表面之上形成氧化硅膜。金属污染物附着在氧化硅膜与硅膜之间的界面处，并且形成金属硅化物。通过HF系溶液去除氧化硅膜。据此，也去除金属硅化物。
[0005]在日本特开2008-60383号公报(专利文件2)中，公开了一种可以形成具有高可靠性的栅极绝缘膜的技术。根据其摘要，在硅衬底的表面之上形成凹槽之后，清洁凹槽的内表面以去除污染物，并且接着通过使用通过在200°C或者更低的温度下使含氟气体和氧气离子化而生成的自由基进行各向同性蚀刻，来去除在凹槽的内表面之上的缺陷层。
[0006]在日本特开2006-59842号公报(专利文件3)中，公开了一种通过元件隔离(STI)部来抑制在衬底中产生的应力、并且缓解接合泄漏电流的问题的技术。根据示例3，在当通过各向同性干法蚀刻在娃衬底中形成凹槽时形成在该凹槽内部的损伤层，通过各向异性蚀刻被去除。
[0007]引文列表
[0008]专利文件
[0009]专利文件1:日本特开2005-142319号公报
[0010]专利文件2:日本特开2008-060383号公报[0011 ] 专利文件3:日本特开2006-059842号公报
【发明内容】
[0012]在也具有光电二极管的半导体器件中，需要最大可能程度地改进性能，以例如减少暗时白点(dark-time white spot)、暗时白色缺陷(dark-time white defect)等。
[0013]其他问题和新颖特征将通过在本说明书中的说明和对应附图而显而易见。
[0014]根据一个实施例，在半导体衬底之上进行各向异性蚀刻形成的损伤层，通过如下工艺而被去除:对用以覆盖传输晶体管的栅极电极的绝缘膜进行各向异性蚀刻；在栅极电极的在漏极侧的侧壁之上形成侧壁间隔件；之后在半导体衬底表面之上形成牺牲氧化物膜；以及去除该牺牲氧化物膜。
[0015]根据实施例，可以改进半导体器件的性能。
【附图说明】
[0016]图1是示出了根据一个实施例的半导体器件的配置示例的电路框图。
[0017]图2是示出了像素的配置示例的电路图。
[0018]图3是示出了在根据一个实施例的半导体器件中的像素的平面图。
[0019]图4是示出了在形成有根据一个实施例的半导体器件的芯片区域的平面图。
[0020]图5是示出了形成在根据一个实施例的半导体器件的外围电路区域中的晶体管的平面图。
[0021]图6是示出了根据一个实施例的半导体器件的实质部分的截面图。
[0022]图7是示出了根据一个实施例的半导体器件的实质部分的截面图。
[0023]图8是示出了在制造工艺期间的根据一个实施例的半导体器件的实质部分的截面图。
[0024]图9是示出了在与如图8所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0025]图10是示出了在图8之后的制造工艺期间的半导体器件的实质部分的截面图。
[0026]图11是示出了在与如图10所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0027]图12是示出了在图10之后的制造工艺期间的半导体器件的实质部分的截面图。
[0028]图13是示出了在与如图12所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0029]图14是示出了在图12之后的制造工艺期间的半导体器件的实质部分的截面图。
[0030]图15是示出了在与如图14所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0031]图16是示出了在图14之后的制造工艺期间的半导体器件的实质部分的截面图。
[0032]图17是示出了在与如图16所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0033]图18是示出了在图16之后的制造工艺期间的半导体器件的实质部分的截面图。
[0034]图19是示出了在与如图18所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0035]图20是示出了在图18之后的制造工艺期间的半导体器件的实质部分的截面图。
[0036]图21是示出了在与如图20所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0037]图22是示出了在图20之后的制造工艺期间的半导体器件的实质部分的截面图。
[0038]图23是示出了在与如图22所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0039]图24是示出了在图22之后的制造工艺期间的半导体器件的实质部分的截面图。
[0040]图25是示出了在与如图24所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0041]图26是示出了在图24之后的制造工艺期间的半导体器件的实质部分的截面图。
[0042]图27是示出了在与如图26所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0043]图28是示出了在图26之后的制造工艺期间的半导体器件的实质部分的截面图。
[0044]图29是示出了在与如图28所示的相同制造工艺期间的半导体器件的实质部分的截面图。
[0045]图30是示出了在制造工艺期间根据另一实施例的半导体器件的实质部分的截面图。
[0046]图31是示出了在图30之后的制造工艺期间的半导体器件的实质部分的截面图。
[0047]图32是示出了在图31之后的制造工艺期间的半导体器件的实质部分的截面图。
【具体实施方式】
[0048]在以下各个实施例中，若出于方便起见有必要，则通过将实施例分成多个部分或者实施例来对每个实施例进行描述；除非另有明确说明，否则这些部分或者实施例并不是互无关系的，并且这些部分或者实施例中的一个部分或者实施例是另外的部分或者实施例的一部分或者整体的修改示例、细节、补充说明等。进一步地在以下各个实施例中，当提及元件的数目等(包括构件数目、数值、数量、范围等)时，该数目不限于特定数目并且可以大于或者小于该特定数目，除非是在特别指出的情况下或者在原理上和其他情况下明确限于特定数目的情况下。而且在以下各个实施例中，不言自明的，构成要素(包括要素步骤等)并不一定是必不可少的，除非是在特别指出的情况下或者在原理上和其他情况下明确考虑为必不可少的情况下。相似地，在以下各个实施例中，当提及构成部件的形状、位置关系等时，应该也包括与之基本接近或者类似的形状、位置关系等，除非是在另有特别指出的情况下或者在原理上和其他情况下明确不成立的情况下。这也应该适用于数值和范围。
[0049]在下文中参考附图对各个实施例进行详细阐释。进一步地，在用于阐释各个实施例的所有附图中，具有相同功能的构件由相同的附图标记表示，并且不再进行重复阐释。进一步地，在以下各个实施例中，原则上不再对相同或者相似的零件进程重复阐释，除非另有特定需要时。
[0050]进一步地，在各个实施例中用到的附图中，即使在截面图中有时也可能省略影线以便于理解附图。相反，即使在平面图中有时也可能绘制影线以便于理解附图。
[0051](实施例1)
[0052]在下文中参考附图对根据实施例1的半导体器件的结构和制造工艺进行详细阐释。在实施例1中，将基于半导体器件是作为接收来自半导体衬底的表面侧的光的表面照射型图像传感器的CMOS图像传感器的情况进行阐释。
[0053]<半导体器件的配置>
[0054]图1是示出了根据本实施例的半导体器件的配置示例的电路框图。图2是示出了像素的配置示例的电路图。此处，虽然在图1中示出了布置成4行和4列的阵列(矩阵)(4x 4)的16个像素，但是阵列像素的数目不限于该数目并且可以做出各种改变，并且实际上，在诸如照相机等电子设备中使用的像素的数目有时可以是例如数百万。
[0055]多个像素HJ在图1中示出的像素区域IA中布置成阵列，并且包括垂直扫描电路VSC和水平扫描电路HSC的驱动电路布置在该像素区域周围。每个像素(单元、像素单元)布置在选择线SL和输出线OL的交叉处。分别地，选择线SL耦合至垂直扫描电路VSC，而输出线OL耦合至列电路CLC。列电路CLC通过开关SWT耦合至输出放大器AP。开关SWT耦合至水平扫描电路HSC，并且由水平扫描电路HSC控制。
[0056]例如，从由垂直扫描电路VSC和水平扫描电路HSC选择的像素HJ读出的电信号通过输出线OL和输出放大器AP输出。
[0057]像素PU包括，例如如图2所示，光电二极管H)和四个晶体管RST、TX、SEL和AMI。晶体管RST、TX、SEL和AMI分别包括η沟道型MISFET (金属绝缘体半导体场效应晶体管)。晶体管RST是复位晶体管(用于复位的晶体管)，晶体管TX是传输晶体管(用于传输的晶体管)，晶体管SEL是选择晶体管(用于选择的晶体管)，并且晶体管AMI是放大晶体管(用于放大的晶体管)。此处，传输晶体管TX是用于传输由光电二极管H)生成的电荷的传输晶体管。进一步地，除了这些晶体管之外，有时可以包含其他晶体管和元件该元件包括电容元件。此处，作为耦合这些晶体管的配置，存在多种修改和应用配置。
[0058]在图2中示出的电路示例中，光电二极管ro和传输晶体管TX串联耦合在接地电位GND与节点NI之间。复位晶体管RST耦合在节点NI与电源电位(电源电位线)VDD之间。选择晶体管SEL和放大晶体管AMI串联耦合在电源电位VDD与输出线OL之间。放大晶体管AMI的栅极电极耦合至节点NI。进一步地，复位晶体管RST的栅极电极耦合至复位线LRST。而且，选择晶体管SEL的栅极电极耦合至选择线SL，并且传输晶体管TX的栅极电极耦合至传输线(第二选择线)LTX。
[0059]例如，启用传输线LTX和复位线LRST (转至H电平)，并且导通传输晶体管TX和复位晶体管RST。结果，光电二极管ro的电荷排出并且耗尽。接着，断开传输晶体管TX。
[0060]接着，例如当打开诸如照相机等电子设备的机械快门时，在打开快门期间，电荷由于入射光而生成、并且累积在光电二极管F1D处。换言之，光电二极管F1D接收入射光、并且生成电荷。
[0061]接着，在关闭快门之后，禁用复位线LRST (转至L电平)并且断开复位晶体管RST。进一步地，启动选择线SL和传输线LTX (转至H电平)并且导通选择晶体管SEL和传输晶体管TX。结果，将由光电二极管H)生成的电荷传输至传输晶体管TX的在节点NI侧的端部(对应于稍后将描述的图3中的浮置扩散结构FD)。在这种情形下，浮置扩散结构FD的电位变成与从光电二极管H)传来的电荷一致的值，并且该值通过放大晶体管AMI放大并且出现在输出线OL处。输出线OL的电位形成电信号(接收到的光的信号)并且通过列电路CLC和开关SWT作为输出信号从输出放大器AP读出。
[0062]图3是示出了在根据本实施例的半导体器件中的像素的平面图。
[0063]如图3所示，在根据本实施例的半导电器件中的像素PU(参考图1)具有布置有二极管TO和传输晶体管TX的有源区域AcTP和布置有复位晶体管RST的有源区域AcR。进一步地，像素HJ具有布置有选择晶体管SEL和放大晶体管AMI的有源区域AcAS和布置有耦合至在附图中未示出的接地电位线的塞Pg的有源区域AcG。
[0064]栅极电极Gr布置在有源区域AcR中，并且塞Prl和Pr2布置在两侧的源极/漏极区域之上。复位晶体管RST包括栅极电极Gr和源极/漏极区域。
[0065]栅极电极Gt布置在有源区域AcTP中，并且在平面图中，光电二极管H)布置在栅极电极Gt的两侧中的其中一侧，并且浮置扩散结构FD布置在另一侧。光电二极管H)是PN结二极管，并且包括例如多个η型或者P型杂质扩散区域(半导体区域)。进一步地，浮置扩散结构FD具有作为电荷累积部或者浮置扩散层的功能，并且包括例如η型杂质扩散区域(半导体区域)。塞Pfd布置在浮置扩散结构FD之上。
[0066]栅极电极Ga和栅极电极Gs布置在有源区域AcAS中，塞Pa布置在有源区域AcAS的在栅极电极Ga侧的一端处，并且塞P