阵列基板及其制备方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体地说，涉及一种阵列基板及其制备方法、显示装置。
【背景技术】
[0002]在薄膜晶体管主动式矩阵液晶显示器(Thin Film Transistor-Active MatrixLiquid Crystal或者薄膜晶体管主动矩阵有机发光二极体显示器(TFT-Active Matrix Organic Light Emitting D1de，简称 TFT-AMOLED)中，通过 TFT的源极5与像素电极6导通，数据信号得以传输至像素电极6，使得显示器可以正常显示图像。
[0003]如图1所示，在TFT-AMIXD中，每一像素单元由下至上依次包括:栅极1、栅极绝缘层2、对应栅极I的有源层3、位于同一层且由有源层3连接的源极5和漏极4、电连接源极5的像素电极6。漏极4接入数据信号之后，有源层3在栅极I的驱动下导通源极5和漏极4，使得漏极4接入的数据信号通过源极5传输至像素电极6。因此，源极5与像素电极6的良好接触十分重要。另外，栅极I和衬底基板7之间还可设置有缓冲层8。
[0004]如图1所示，在阵列基板制程中，许多产品加入有机平坦层9 (Polymer Film onArray,简称PFA)。具体的，源极5和漏极4之上覆盖有第一绝缘层10，PFA是在形成第一绝缘层10之后形成的，PFA的存在便于阵列基板后续工艺的进行。
[0005]在阵列基板的制备过程中，在形成PFA之后，在PFA之上形成公共电极11，在公共电极11之上形成第二绝缘层12，最后形成像素电极6。
[0006]为了使得位于最上层的像素电极6可以电连接源极5，需要开设由上至下依次贯穿第二绝缘层12、PFA和第一绝缘层10的过孔13，使得源极5部分暴露在外、与像素电极6电连接。
[0007]由于PFA能够和源极5的金属材料发生反应，形成不导电物。而现有技术中，过孔13是逐层刻蚀的，即在形成第一绝缘层10之后，对第一绝缘层10进行刻蚀工艺，形成过孔13之后再形成PFA。则此时PFA可接触到被过孔13暴露在外的部分源极5，使得这部分源极5之上形成不导电物，影响源极5与像素电极6的电连接，降低显示器的良品率。
【发明内容】
[0008]本发明的目的在于提供一种阵列基板及其制备方法、显示装置，可保证源极与像素电极之间的有效电连接。
[0009]本发明第一方面提供了一种阵列基板，该阵列基板包括多个阵列排布的像素单元，每个像素单元设置有一个薄膜晶体管，所述薄膜晶体管包括位于同层的源极和漏极、连接并部分覆盖源极和漏极的有源层，所述阵列基板还包括覆盖所述有源层的有机平坦层，
[0010]其中，所述有机平坦层形成有第一过孔，所述有源层对应所述第一过孔的区域导电，使得位于所述有机平坦层之上的像素电极可通过所述第一过孔电连接所述源极。
[0011]可选的，所述有源层对应所述第一过孔的区域为η型重掺杂区域。
[0012]可选的，所述有源层的材质为氧化物半导体。
[0013]可选的，通过等离子处理，使得所述有源层对应所述第一过孔的区域为η型重掺杂区域。
[0014]可选的，所述等离子为氢离子。
[0015]可选的，所述有源层和所述有机平坦层之间形成有绝缘层，所述绝缘层形成有第二过孔，所述第一过孔嵌套在所述第二过孔内。
[0016]本发明带来了以下有益效果:本发明实施例提供了一种阵列基板，该阵列基板包括多个阵列排布的像素单元，像素单元中的有源层部分覆盖源极和漏极，防止有机平坦层接触到源极。同时，有机平坦层形成有第一过孔，有源层对应该第一过孔的区域导电，保证了像素电极与源极的电连接，有利于提高阵列基板的良品率。
[0017]本发明第二方面提供了一种显示装置，该显示装置包括上述的阵列基板。
[0018]本发明第三方面提供了一种阵列基板的制备方法，该制备方法包括:
[0019]通过同一次构图工艺，形成同层设置的漏极和源极；
[0020]在所述漏极和所述源极之上，形成部分覆盖所述漏极和所述源极的有源层；
[0021]形成有机平坦层，所述有机平坦层开设第一过孔，所述第一过孔将所述有源层部分暴露；
[0022]处理所述第一过孔对应的有源层，使得该部分有源层可导电；
[0023]形成像素电极，所述像素电极可通过所述第一过孔对应的有源层电连接所述源极。
[0024]可选的，处理所述第一过孔对应的有源层，使得该部分有源层导电包括:
[0025]通过等离子处理，使得所述有源层对应所述第一过孔的区域为η型重掺杂区域，以使得该部分有源层导电。
[0026]可选的，所述等离子为氢离子。
[0027]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0028]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍:
[0029]图1是现有技术中的阵列基板的结构示意图；
[0030]图2是本发明实施例提供的阵列基板的结构示意图；
[0031]图3是本发明实施例提供的阵列基板的制备方法的流程示意图；
[0032]图4至图7是图2所示的阵列基板的制备过程示意图。
【具体实施方式】
[0033]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0034]本发明实施例提供了一种阵列基板，该阵列基板包括多个阵列排布的像素单元，每个像素单元设置有一个薄膜晶体管。
[0035]如图2所示，薄膜晶体管由下至上依次包括栅极1、栅极绝缘层2、位于同层的漏极4和源极5、连接并部分覆盖漏极4和源极5的有源层3。显然，该薄膜晶体管为底栅型薄膜晶体管。
[0036]进一步的，在薄膜晶体管之上，阵列基板还包括覆盖有源层3的绝缘层14、位于绝缘层14之上的有机平坦层9，以及位于有机平坦层9之上的像素电极6。其中，有机平坦层9形成有第一过孔15，绝缘层14形成有第二过孔16，第一过孔15嵌套在第二过孔16内。有源层3对应第一过孔15的区域导电，使得位于有机平坦层9之上的像素电极6可通过第一过孔15电连接源极5。
[0037]具体的，可通过等离子处理，利用氢离子、磷离子等带正电的离子轰击有源层3对应第一过孔15的区域，使得该区域为η型重掺杂区域17，提升该区域的导电能力，从而使得像素电极6通过第一过孔15接触到有源层3，即可实现像素电极6与位于有源层3之下的源极5电连接的目的。
[0038]并且，有源层3隔绝开有机平坦层9与源极5，防止有机平坦层9与源极5接触产生不导电物，而有源层3的材质决定了其无法与有机平坦层9发生反应。因此，像素电极6可以实现与源极5的有效电连接，保证了显示器的良品率。
[0039]具体的，本发明实施例中，有源层3可采用非晶硅、低温多晶硅等材质制备。但为了提高有源层3的掺杂效率，可选用氧化物半导体来制备有源层3。其中，有源层3可优选由铟嫁锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)制得。
[0040]IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迀移率是非晶硅的20?30倍，可以大大提高TFT对像素电极6的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在显示器中成为可能。
[0041]为了制备上述阵列基板，本发明实施例还提供了上述阵列基板的制备方法，如图3所示，该制备方法包括:
[0042]步骤S101、通过同一次构图工艺，形成同层设置的漏极和源极。
[0043]步骤S102、在漏极和源极之上，形成部分覆