容。另外，在P-体区注入、N+源区注入时，对作为栅极的多晶硅区域进行了注入，从而保障了栅极多晶硅的低阻化。
[0059]图2至图7是本发明实施例分段栅的平面型VDMOS器件制作方法具体步骤所对应的器件剖面图，以下结合具体的器件剖面图详细说明该制造方法:
[0060]S0US02:在外延层11上生成氧化层(栅氧化层12)，并在该栅氧化层上生成不掺杂的多晶5圭层，如图2所TK ；
[0061]所述栅氧化层的生长温度为900-1100°C，生长厚度为0.05-0.2um ；
[0062]所述的多晶硅生长温度为500-700°C，生长厚度为0.3-0.8um ；
[0063]S03:将所述多晶硅层刻蚀成分段结构；
[0064]在刻蚀过程中保障分段后作为栅极的多晶硅13与其中间不作为栅极的多晶硅14不相连，如图2中所示；
[0065]S04:将上述刻蚀分段后的多晶硅层进行氧化，形成氧化层15，如图3所示；
[0066]所述的氧化层的生长温度为900-1100°C，生长厚度为0.05-0.2um ；
[0067]S05:在步骤S04之后向除不作为栅极多晶硅层14以外的部分注入离子(本实施例中注入的为硼离子)，使得作为栅极的多晶硅13成为导体，而不作为栅极的多晶硅层14始终保持为不掺杂的多晶硅(不掺杂的多晶硅为绝缘体)，并且形成第二导电类型阱区16 (本实施例中形成的为P-体区)。如图4所示，本实施例借助光刻胶17掩膜使得不作为栅极的多晶硅层14不被注入离子；
[0068]所述的注入的硼离子剂量为1.0E13-1.0E15个/cm2，能量为80KEV-120KEV ；
[0069]在步骤S05后向图4器件中除不作为栅极的多晶硅层14以外注入离子(本实施例中注入的为磷离子)，形成第一导电类型源区18 (本实施例中形成的为N+源区)，如图5所示；
[0070]所述的注入的磷离子剂量为1.0E15-1.0E16个/cm2，能量为100KEV-150KEV ；
[0071]S06:生成介质层19，并形成接触孔(图中未表示)如图6所示；
[0072]所述的介质层结构为不掺杂的0.2um 二氧化硅与0.8um磷硅玻璃；
[0073]S07:向上述接触孔中注入离子(本实施例中注入硼离子)形成第二导电类型深体区20 (本实施例中形成P+区)，如图7所示；
[0074]所述的注入的P型离子为硼离子，剂量为1.0E14-1.0E16个/cm2，能量为80KEV-120KEV ；
[0075]S08:向经过步骤S07后的器件制作金属层。
[0076]所述金属层包括正面金属层和背面金属层，其中，正面金属层的材料为铝、硅、铜合金，背面金属层的材料为钛、镍、银复合层。
[0077]通过本实施例可以看出，本发明的在制作平面型VDMOS过程中将多晶硅层刻蚀分段后，在形成P-体区、N+源区、P+体区的过程中始终保持不作为栅极的多晶硅14不被掺入离子，即，始终保持多晶硅14为不掺杂的多晶硅。也就是说多晶硅14成为绝缘体，并且与作为栅极的多晶硅13隔离，从而根据电学原理可知，本发明的方法消除了产生电容所必需的上极板，从而消除了平面型VDMOS中多晶硅与外延层之间所产生的栅漏电容。
[0078]本发明还提供一种平面型VDMOS器件，其优选的结构剖面图如图8所示，包括:
[0079]外延层，生长在所述外延层上的栅氧化层，多晶硅层，生长在多晶硅层的氧化层，第二导电类型阱区，第一导电类型源区，第二导电类型深体区以及介质层、接触孔和金属层，所述多晶硅层为分段结构。
[0080]进一步地，把分段结构中包含不作为栅极的多晶硅层和作为栅极的多晶硅层隔离开。
[0081 ] 进一步地，所述生长在多晶硅层的氧化层为二氧化硅层。
[0082]进一步地，所述的制作第二导电类型阱区和第一导电类型源区，具体为:
[0083]向除所述的不作为栅极多晶硅层以外的部分注入硼离子形成P-体区；
[0084]向除所述的不作为栅极多晶硅层以外的部分注入磷离子形成N型源区。
[0085]进一步地，所述的金属层包括正面金属层和背面金属层，其中，正面金属层的材料为铝、硅、铜合金，背面金属层的材料为钛、镍、银复合层。
[0086]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种平面型VDMOS的制造方法，其特征在于，包括:在外延层上生长栅氧化层；在所述的栅氧化层上生长不掺杂的多晶硅层；将所述多晶硅层刻蚀成分段结构；将所述分段后的多晶硅层进行氧化；在所述外延层上，制作第二导电类型阱区和第一导电类型源区；在所述外延层上生长介质层并形成接触孔；向所述接触孔中注入离子，形成第二导电类型深体区；制作金属层。2.根据权利要求1所述的方法，其特征在于，把所述分段结构中不作为栅极的多晶硅层和作为栅极的多晶硅层隔离开。3.根据权利要求2所述的方法，其特征在于，对所述多晶硅层氧化后生成二氧化硅层。4.根据权利要求1所述的方法，其特征在于，所述的制作第二导电类型阱区和第一导电类型源区，具体为: 向除所述的不作为栅极多晶硅层以外的部分注入硼离子形成P-体区； 向除所述的不作为栅极多晶硅层以外的部分注入磷离子形成N型源区。5.根据权利要求4所述的方法，其特征在于，向所述的接触孔中注入P型离子，形成P+区。6.根据权利要求1所述的方法，其特征在于， 所述栅氧化层的生长温度为900?1100°C，生长厚度为0.05?0.2um ； 所述的多晶硅层生长温度为500?700°C，生长厚度为0.3?0.8um ； 所述的氧化层的生长温度为900?1100°C，生长厚度为0.05?0.2um。7.根据权利要求1所述的方法，其特征在于，所述的多晶硅层为不掺杂的多晶硅。8.根据权利要求3所述的方法，其特征在于，所述的分段后的多晶硅层被所述氧化层隔离开。9.根据权利要求5所述的方法，其特征在于， 所述的注入的硼离子剂量为1.0E13?1.0E15个/cm2，能量为80KEV?120KEV ；所述的注入的磷离子剂量为1.0E15?1.0E16个/cm2，能量为100KEV?150KEV ；所述的注入的P型离子为硼离子，剂量为1.0E14?1.0E16个/cm2，能量为80KEV?120KEV。10.根据权利要求1所述的方法，其特征在于，所述的介质层结构为不掺杂的0.2um 二氧化娃与0.8um磷娃玻璃。11.一种平面型VDMOS器件，包括外延层，生长在所述外延层上的栅氧化层，多晶硅层，生长在多晶硅层的氧化层，第二导电类型阱区，第一导电类型源区，第二导电类型深体区以及介质层、接触孔和金属层，其特征在于: 所述多晶硅层为分段结构。12.根据权利要求11所述的器件，其特征在于，分段结构中包含不作为栅极的多晶硅层和与其不相连的作为栅极的多晶硅层。13.根据权利要求11所述的器件，其特征在于，所述生长在多晶硅层的氧化层为二氧化石圭层O14.根据权利要求11所述的器件，其特征在于，所述的制作第二导电类型阱区和第一导电类型源区，具体为: 向除所述的不作为栅极多晶硅层以外的部分注入硼离子形成P-体区；向除所述的不作为栅极多晶硅层以外的部分注入磷离子形成N型源区。
【专利摘要】本发明公开了一种平面型VDMOS器件及其制造方法，包括：在外延层上生长栅氧化层；在所述的栅氧化层上生长不掺杂的多晶硅层；将所述多晶硅层刻蚀成分段结构；将所述分段后的多晶硅层进行氧化；在所述外延层上，制作第二导电类型阱区和第一导电类型源区；在所述外延层上生长介质层并形成接触孔；向所述接触孔中注入离子，形成第二导电类型深体区；制作金属层。本方法能消除平面型VDMOS中多晶硅与外延层之间所产生的栅漏电容。
【IPC分类】H01L21/336, H01L29/06
【公开号】CN105226081
【申请号】CN201410265019
【发明人】马万里
【申请人】北大方正集团有限公司, 深圳方正微电子有限公司
【公开日】2016年1月6日
【申请日】2014年6月13日