可沉积至从2〇1_至3000 A的厚度。第一钝化层 318可以使用CVD、PECVD、ALD或本领域中已知的其他沉积技术来沉积。用于沉积第一钝化 层318的沉积气体可以包括诸如SiH4之类的硅烷、N20、02、N 2、诸如Ar之类的惰性载气、或 它们的组合。如图所示，第一钝化层318跨被暴露的半导体材料316、源电极311以及漏电 极312的表面的沉积基本上是共形的。第一钝化层318可以具有低平带电压。在一个实施 例中，第一钝化层318的平带电压可以低于-10V。在另一实施例中，第一钝化层318的平带 电压可以约为0V。
[0027] 随后，在第一钝化层318中，在源电极311与漏电极312之间形成沟槽314以使半 导体层308暴露。沟槽314可通过将第一钝化层318图案化来形成。可通过在第一钝化层 318上方形成光刻掩模或硬掩模并将该第一钝化层318暴露于蚀刻剂来图案化第一钝化层 318。可通过将第一钝化层318的被暴露部分暴露于湿法蚀刻剂或暴露于蚀刻等离体子来 图案化第一钝化层318。在一个实施例中，蚀刻等离子体可包括选自SF6、02、（：1 2或它们的 组合的气体。
[0028] 沟槽314 -般是延伸至少源电极311和漏电极312的长度的狭槽或沟槽。在一个 实施例中，源电极311和漏电极312两者都约为40微米宽，并且沟槽314延伸约50微米至 60微米。因此，源电极/漏电极宽度比狭槽或沟槽的长度的比率可以是从1:1至1:2,诸 如，在1:1与1:1. 5之间。在这个实施例中，狭槽或沟槽的宽度可以是从约1微米至约3微 米，诸如，约2微米。在另外的实施例中，沟槽314可延伸至多个TFT，使得沟槽形成在所涉 及的每一个TFT的有源沟道区上方。
[0029] 沟槽314可平行于源电极311或漏电极312的边缘。沟槽314可定位在第一钝化 层318的、在被暴露的半导体材料316上方的部分中的一个或多个位置处。如此处描绘，沟 槽314大约定位在第一钝化层318的中心。然而，沟槽314的定位可在被暴露的半导体材 料316的区域内偏移。
[0030] -旦蚀刻了沟槽314,就可利用活化气体来处理被暴露的半导体材料316。活化气 体可以包括氧、氮或它们的组合。活化气体可由等离子体活化，并被输送至基板以使被暴露 的半导体材料316暴露，其中活化气体可并入到被暴露的半导体材料316的被露部分中。在 将沟槽314蚀刻到第一钝化层318中并且已执行了任何处理后，随后，将第二钝化层319形 成在第一钝化层318的表面以及沟槽314上方。第二钝化层319能以大体上与第一钝化层 318相同的方式来沉积。第二钝化层319由与第一钝化层318的钝化材料不同的单独的钝 化材料组成。在一个示例中，第一钝化层318由氮化硅组成，并且第二钝化层319由氧化硅 组成。在一个或多个实施例中，沟槽314中沉积的材料与用于形成第二钝化层319的材料 相同。第一钝化层318或第二钝化层319可用p型掺杂物或η型掺杂物沉积或处理。
[0031] 另外，第一钝化层318、第二钝化层319或它们的组合可由一个或多个子层组成， 使得第一钝化层318或第二钝化层319由多个子层（未示出）组成。子层可由氧化硅或氮 化硅组成，诸如，SiOx、SiN、SiON或它们的组合。第一钝化层318或第二钝化层319的诸子 层可具有彼此不同的成分。在第一钝化层318与第二钝化层319之间界面相接的子层应为 具有不同于彼此的成分。在一个示例中，第一钝化层318由单层SiN组成，并且第二钝化层 由三层组成，其中第一层是SiO,第二层是SiON，而第三层是SiO。第二钝化层319的第一层 形成与第一钝化层318相接的界面。设想了进一步的置换形式，而不需要进一步专门陈述。
[0032] 图3B描绘了沉积在被暴露的半导体材料316、源电极311以及漏电极312上方的 第一钝化层338。第一钝化层338可以与参考图3A所描述的钝化层318基本上类似。在这 个实施例中，钝化层338具有形成在其中的沟槽334。沟槽插入物可使用参考图3A所描述 的光刻掩模/蚀刻方法来形成。该实施例中的沟槽334较宽，并且朝漏电极312偏移。在 将沟槽334蚀刻到第一钝化层338中后，随后，将第二钝化层339形成在第一钝化层338的 表面上方并且形成在沟槽334中。第二钝化层339可以与参考图3A所描述的第二钝化层 基本上类似。
[0033] 图3C描绘了沉积在被暴露的半导体材料316、源电极311以及漏电极312上方的 第一钝化层358。第一钝化层358可以与参考图3A所描述的钝化层318基本上类似。在这 个实施例中，钝化层358具有形成在其中的两个沟槽354。沟槽354形成在源电极311和 漏电极312两者附近。在将沟槽354蚀刻到第一钝化层358中后，随后，将第二钝化层359 形成在第一钝化层358的表面上方并且形成在沟槽354中。第二钝化层359可以与参考图 3A所描述的第二钝化层基本上类似。
[0034] 人们相信上述沟槽改善了 TFT的阈值电压（Vth)。Vth是在导电沟道刚刚开始连接 晶体管的源极触点和漏极触点以允许大量电流流过时的栅极-源极电压的值。虽然最佳的 情况是这个电压将会为零，但是大多数的现代TFT并未达到最佳Vth。因此，即便在栅极不 是正在接收电压时，许多现代TFT可能在源电极与漏电极之间具有低稳定电流。人们相信， 通过创建干扰第一场的第二场，沟槽将使实际Vth偏移成更接近最佳V th。
[0035] 尽管上述内容针对本发明的实施例，但也可设计本发明的进一步实施例而不背离 本发明的基本范围，并且本发明的范围由所附权利要求书来确定。
【主权项】
1. 一种半导体器件，所述半导体器件包括： 基板，所述基板包括表面，所述表面具有形成于所述表面上的薄膜晶体管； 第一钝化层，所述第一钝化层形成在所述薄膜晶体管上方，所述第一钝化层具有沟槽， 所述沟槽穿过所述第一钝化层而形成；以及 第二钝化层，所述第二钝化层形成在所述第一钝化层上方并且形成在所述沟槽内。2. 根据权利要求1所述的半导体器件，其特征在于，所述薄膜晶体管包括： 栅电极，所述栅电极设置在基板上方； 栅极电介质层，所述栅极电介质层设置在所述栅电极上方； 半导体层，所述半导体层设置在所述栅极电介质层上方； 源电极，所述源电极设置在所述半导体层上方；以及 漏电极，所述漏电极设置在所述半导体层上方。3. 根据权利要求1所述的半导体器件，其特征在于，所述薄膜晶体管包含氧化铟镓锌 (IGZO)或氮氧化锌（ZnON)，并且其中，所述第一钝化层选自包括SiOx、SiN、SiON或SiOx、 SiN和SiON的组合的组。4. 根据权利要求1所述的半导体器件，其特征在于，所述第二钝化层选自包括SiOx、 SiN、SiON或SiOx、SiN和SiON的组合的组，并且其中，所述第二钝化层包含与所述第一钝 化层的材料不同的材料。5. 根据权利要求1所述的半导体器件，其特征在于，所述第一钝化层具有低于-IOV或 接近于OV的平带电压。6. 根据权利要求1所述的半导体器件，其特征在于，所述源电极和所述漏电极在有源 区处具有源/漏电极宽度，并且所述沟槽具有沟槽长度，其中，所述源/漏电极宽度比所述 沟槽长度的比率为从约1:1至约1:2。7. 根据权利要求1所述的半导体器件，其特征在于，沉积一个或多个掺杂物以在所述 第一钝化层与所述第二钝化层之间创建界面。8. -种半导体器件，所述半导体器件包括： 基板，所述基板包括表面，所述表面具有形成在所述表面上的薄膜晶体管，所述薄膜晶 体管包括： 栅电极，所述栅电极设置在基板上方； 栅极电介质层，所述栅极电介质层设置在所述栅电极上方； 半导体层，所述半导体层设置在所述栅极电介质层上方； 源电极，所述源电极设置在所述半导体层上方；以及 漏电极，所述漏电极设置在所述半导体层上方； 氮化硅层，所述氮化硅层形成在所述源电极、所述漏电极以及所述半导体层上方，所述 氮化硅层具有沟槽，所述沟槽穿过所述氮化硅层而形成；以及 氧化硅层，所述氧化硅层形成在所述氮化硅层上方并且形成在所述沟槽内。9. 根据权利要求8所述的半导体器件，其特征在于，所述半导体层包含氧化铟镓锌 (IGZO)或氮氧化锌（ZnON)。10. 根据权利要求8所述的半导体器件，其特征在于，所述沟槽延伸穿过所述氮化硅层 并到达所述半导体层。11. 根据权利要求8所述的半导体器件，其特征在于，所述沟槽具有从约1微米至约3 微米的宽度。12. 根据权利要求8所述的半导体器件，其特征在于，所述源电极和所述漏电极具有源 /漏电极宽度，并且所述沟槽具有沟槽长度，其中，所述源/漏电极宽度比所述沟槽长度的 比率为从约1:1至约1:2。13. 根据权利要求8所述的半导体器件，其特征在于，所述氮化硅层包含氮氧化硅。14. 一种用于形成薄膜晶体管的方法，所述方法包括： 在半导体层上方形成源电极和漏电极，所述半导体层形成在栅极电介质层和栅电极上 方，所述半导体层的第一部分在所述源电极与所述漏电极之间被暴露； 将第一钝化层沉积在所述源电极、所述漏电极以及所述半导体层的被暴露的第一部分 上方； 在所述第一钝化层中，在所述源极与所述漏极之间形成至少一个沟槽，以使所述半导 体层的第二部分暴露；以及 将第二钝化层沉积在所述第一钝化层上并且沉积在所述沟槽内。15. 根据权利要求14所述的方法，其特征在于，所述第一钝化层包含氮化硅，并且其 中，所述第二钝化层包含氧化硅。
【专利摘要】本文所公开的实施例大体涉及具有一个或多个沟槽的薄膜晶体管及其制造方法，所述一个或多个沟槽用于控制阈值电压与关态电流。在一个实施例中，半导体器件可包括：基板，所述基板包括表面，所述表面具有形成于其上的薄膜晶体管；第一钝化层，所述第一钝化层形成在所述薄膜晶体管上方；沟槽，所述沟槽形成在所述第一钝化层内；以及第二钝化层，所述第二钝化层形成在所述第一钝化层上方并且形成在所述沟槽内。
【IPC分类】H01L21/336, H01L29/786
【公开号】CN105229794
【申请号】CN201480027889
【发明人】Y·叶, H·尤
【申请人】应用材料公司
【公开日】2016年1月6日
【申请日】2014年5月12日
【公告号】US8975625, US20140339536, WO2014186295A2, WO2014186295A3