72通过导电层373连接在一起并连接至输入节点IN。NJFET 301的漏极区130连接至对应的通孔381，并且PJFET 302的源极区230连接至对应的通孔382，通孔381、382内嵌在衬底310上方所形成的一个或多个介电层中。通孔381、382通过导电层383连接在一起并连接至输出节点OUT。NJFET 301的源极区140连接至对应的通孔391，该通孔391内嵌在衬底310上方所形成的一个或多个介电层中。通孔391通过导电层392连接至接地电压端VSS。PJFET 302的漏极区240连接至对应的通孔393。通孔393通过导电层394连接至正电压端VDD。
[0058]半导体器件300作为反相器工作，该反相器将输入节点IN处所接收的输入信号反相，并输出反相信号作为输出节点OUT的输出信号。半导体器件300还用作功率放大器，该功率放大器将输入信号的幅值放大至端VDD处的更高等级的正电源电压。根据一些实施例，通过将NJFET 301配置为NJFET 100和/或将PJFET 302配置为PJFET 200，在半导体器件300中可实现本文中关于NJFET 100和/或PJFET 200所述的一种或多种效果。根据一些实施例，还可以在半导体器件300中实现一种或多种更多的效果，诸如噪音低、击穿电压高、切换速度快等。
[0059]图4是根据一些实施例的NJFET 400的顶视图。NJFET 400形成在具有隔离区416的衬底410中。NJFET 400包括漏极区430、源极区440和栅极区450。在一些实施例中，衬底410、隔离区416、漏极区430、源极区440和栅极区450分别对应于NJFET 100的衬底110、隔离区116、漏极区130、源极区140和栅极区150。栅极区450具有的第一栅极区451和第二栅极区452对应于栅极区150的第一栅极区151和第二栅极区152。然而，不像在图1中所看到的第一栅极区151与第二栅极区152相互连接，如图4所示，第一栅极区451和第二栅极区452相互断开。在一些实施例中，在操作过程中将相同的栅极电压(如，反向偏压)施加于第一栅极区451和第二栅极区452。在至少一个实施例中，在操作过程中将不同的栅极电压施加于第一栅极区451和第二栅极区452，以改变NJFET 400的电气特性。在至少一个实施例中，省略第一栅极区451和第二栅极区452中的一个。
[0060]第一栅极区451和第二栅极区452中的每一个都具有栅极长度LG。在至少一个实施例中，第一栅极区451的栅极长度不同于第二栅极区452的栅极长度。漏极区430具有漏极长度LD，并且源极区440具有源极长度LS。栅极长度LG、漏极长度LD和源极长度LS中的一个或多个是可以改变或可以缩放的，以实现NJFET 400的期望的电气特性，同时保持遵守多个设计规则，以确保可以制造NJFET 400。根据一些实施例，NJFET 400的描述和效果也可以应用于PJFET。
[0061]图5是根据一些实施例的NJFET 500的立体的部分截面图。NJFET 500形成在具有隔离区516和η阱514的衬底510中。NJFET 500包括漏极区530、源极区540和栅极区550。在一些实施例中，衬底510、η阱514、隔离区516、漏极区530、源极区540和栅极区550分别对应于NJFET 100的衬底110、η阱114、隔离区116、漏极区130、源极区140和栅极区150。栅极区550具有的第一栅极区551和第二栅极区552对应于栅极区150的第一栅极区151和第二栅极区152。
[0062]漏极区530和源极区540中的至少一个具有对应的漏极或源极增强层。该增强层具有与沟道区520相同类型的掺杂剂，并且该增强层的掺杂剂的掺杂浓度高于沟道区520的掺杂浓度。例如，漏极区530包括具有η型掺杂剂(S卩，与沟道区520相同的掺杂剂类型)的漏极增强层531。漏极增强层531中的η型掺杂剂的掺杂浓度高于沟道区520的掺杂浓度。例如，在至少一个实施例中，漏极增强层531中的η型掺杂剂具有大约为100 X 1014atoms/cm3的掺杂浓度，而沟道区520中的η型掺杂剂具有大约为450 X 1012atoms/cm3的掺杂浓度。漏极增强层531形成在η阱514的上部中，并且漏极增强层531与第一栅极区551和第二栅极区552至少部分地等高。在至少一个实施例中，漏极增强层531接触沟道区520。漏极区530还包括漏极接触层532，该漏极接触层532与漏极增强层531形成欧姆或肖特基接触件534。
[0063]类似于漏极区530，源极区540包括源极增强层541和源极接触层542，该源极接触层542与源极增强层541形成欧姆或肖特基接触件544。源极增强层541具有与沟道区520相同的掺杂剂类型(S卩，η型)，并且源极增强层541具有更高的掺杂浓度。在至少一个实施例中，源极增强层541中的η型掺杂剂的掺杂浓度与漏极增强层531中的掺杂浓度相同。在至少一个实施例中，源极增强层541中的η型掺杂剂的掺杂浓度与漏极增强层531中的掺杂浓度不同。源极增强层541与第一栅极区551、第二栅极区552至少部分地等高，并且源极增强层541接触沟道区520。在至少一个实施例中，省略漏极增强层531或源极增强层541。栅极区550还包括栅极接触层553，该栅极接触层553与第一栅极区551和第二栅极区552形成欧姆或肖特基接触件554。
[0064]因为增强层531和541具有比沟道区520更高的掺杂浓度，所以增强层531和541具有比沟道区520更小的电阻。增强层531和541的更小的电阻降低了 NJFET 500的导通电阻。欧姆或肖特基接触件534、544、554还提高了栅极区550的电性能。根据一些实施例，NJFET 500的描述和效果也可应用于PJFET。
[0065]图6是根据一些实施例制造NJFET的方法600的流程图，并且图7A至图7D是NJFET在制造方法600期间的多个阶段的截面图。
[0066]在图6的操作605中，深η阱和一个或多个隔离区形成在衬底中。例如，如图7Α所示，深η阱712和隔离区716、719形成在衬底710中。在至少一个实施例中，衬底710、隔离区716和深η阱712分别对应于NJFET500的衬底510、隔离区516和深η阱512。隔离区716围绕衬底710的部分713延伸，其中在衬底710的该部分713处形成有NJFET的源极区和栅极区。隔离区719围绕部分713、隔离区716和衬底710的部分715延伸，其中在衬底710的部分715处形成有NJFET的漏极区。在这方面，隔离区719类似于关于图2所述的衬底部分(或隔离区)217。
[0067]在一些实施例中，深η阱712通过以下步骤形成在衬底710中:在衬底710上方沉积光刻胶(未示出)；以及图案化沉积的光刻胶，以形成具有深η阱712的图案的掩模(未示出)。掩模用于将η型掺杂剂注入衬底710中所执行的离子注入，以形成深η阱712。在至少一个实施例中，通过能量、剂量和注入角度中的一个或多个来控制离子注入，以将η型掺杂剂足够深地注入衬底710中。随后去除掩模。
[0068]在一些实施例中，隔离区716和719通过以下步骤形成在衬底710中:在衬底710中形成沟槽(未示出)；然后用诸如氧化硅的隔离材料来填充沟槽。在至少一个实施例中，通过光刻和/或蚀刻工艺来形成沟槽。根据设计和/或所要制造的NJFET的期望的电特性来选择隔离区716和719的深度和/或宽度。
[0069]在图6的操作615中，η沟道区形成在衬底中。例如，如图7Β所示，沟道区(NJI)720形成在衬底710的部分713中。在至少一个实施例中，沟道区720对应于NJFET 500的沟道区520。在一些实施例中，沟道区720通过以下步骤形成:创建掩模；然后使用掩模在所执行的离子注入中将η型掺杂剂注入到衬底710中。以与关于操作605所述的方式类似的方式来创建用于形成沟道区720的掩模。通过能量、剂量和注入角度中的一个或多个来控制用于形成沟道区720的离子注入。在至少一个实施例中，用于形成沟道区720的掺杂浓度或掺杂剂量高于用于形成深η阱712的掺杂浓度或掺杂剂量。
[0070]在图6的操作625中，η阱形成在衬底中。例如，如图7Β所示，η阱714形成在衬底710的部分715中。在至少一个实施例中，η阱714对应于NJFET 500的η阱514。η阱714具有与相邻的隔离区716、719等高并被限定在相邻的隔离区716和719之间的上部。η阱714还具有位于隔离区716、719下面的下部。η阱714的下部接触深η阱712和沟道区720。η阱714的下部向侧面延伸，以部分地位于隔离区716和/或719的下面。在一些实施例中，以与关于沟道区720所述的方式类似的方式但是利用不同的掩模形成η阱714。
[0071]在图6的操作635中，源极和/或漏极增强层形成在衬底中。例如，如图7C所示，漏极和源极增强层(NJDS)731、741形成在分别对应于要制造NJFET的漏极区和源极区的位置处。在至少一个实施例中，漏极和源极增强层731、741分别对应于NJFET 500的漏极和源极增强层531、541。漏极增强层731形成在η阱714的上部的上方，并且漏极增强层731介于相邻的隔离区716和719之间。漏极增强层731还延伸到隔离区716、719下面并具有位于隔离区716和/或719下面的部分。在至少一个实施例中，漏极增强层731接触沟道区720。源极增强层741形成在部分713的中间部分内并接触沟道区720。在一些实施例中，以与关于沟道区720所述的方式类似的方式但是利用不同的掩模和更高的掺杂浓度来形成增强层731、741。
[0072]在图6的操作645中，栅极区形成在衬底中。例如，如图7D所示，第一栅极区751和第二栅极区752在衬底710中形成为ρ掺杂区。在至少一个实施例中，第一栅极区751对应于NJFET