牲层5和第一材料层的表面沉积第二材料层，并以该第二牺牲层5为掩膜进行刻蚀工艺刻蚀第二材料层，于第一材料层的侧壁表面上形成第二侧墙6。最后去除第二牺牲层5，于硬质掩膜层2上形成多重图形化掩膜层。
[0043]在本申请中，第二牺牲层5的材质可以同第一牺牲层3的材质一样，为氧化硅，或者是氮化硅、氮氧化硅、非晶碳、氮化硼和氮化钛中的一种。但是不仅仅局限这样，因为第二牺牲层5最后也是需要去除的，且因为有一层硬质掩膜层2的作用，所以，第二牺牲层5的材质也可以与第一牺牲层3的材质不一样，因为去除方法不同的情况下对后续形成的半导体器件结构也产生不了其他影响。另外，在沉积第一材料层和第二材料层形成了第一侧墙4和第二侧墙6，最后第一侧墙4和第二侧墙6形成多重图形化掩膜层，这样，第一材料层和第二材料层的材质可以是相同，最终都是形成了一个相同的结构。第一材料层和第二材料层的材质也可以不同，因为最终形成的结构是作为多重图形化掩膜，只要其具有这样的作用并对半导体器件不产生其他影响的情况。
[0044]实施例二
[0045]如图8-图14所示，一种多重图形化掩膜层的形成方法，该方法包括:
[0046]首先提供一半导体器件，该半导体器件包括有硅衬底1，然后再该硅衬底1上沉积一层硬质掩膜层2，然后在该硬质掩膜层2上沉积一层第一牺牲层3。在本发明中，硬质掩膜层2的材质优选的为氮化硅，或者其他半导体器件中使用的硬质掩膜层2的材料都可以。而第一牺牲层3的材质优选的为氧化硅，或者是氮化硅、氮氧化硅、非晶碳、氮化硼和氮化钛中的一种。另外，第一牺牲层3的厚度大于20nm，优选的大于40nm，这样厚度越大，操作越方便。
[0047]然后在第一牺牲层3上旋涂一层光刻胶，在该光刻胶上曝光显影，然后刻蚀第一牺牲层3，去除光刻胶，剩余的第一牺牲层3和硬质掩膜层2形成一凹槽结构。
[0048]在剩余的第一牺牲层3的表面和硬质掩膜层2的表面沉积第一材料层，刻蚀该第一材料层，于第一牺牲层3的侧壁形成第一侧墙41。
[0049]在形成第一侧墙41后沉积第二牺牲层51于硬质掩膜层2表面、第一侧墙41表面和第一牺牲层3表面。然后采用研磨工艺将第二牺牲层51研磨至第一牺牲层3表面，本申请中优选的是采用化学机械研磨法将第二牺牲层51研磨至第一牺牲层3的表面。
[0050]形成了第二牺牲层51之后刻蚀去除第一牺牲层3和第一侧墙41至硬质掩膜层2的表面，在本申请中，采用等离子体刻蚀工艺去除第一牺牲层3和第一侧墙41，该等离子体刻蚀工艺采用的气体为HBr和CF4。
[0051]然后在该第二牺牲层51的表面和硬质掩膜层2的表面沉积第二材料层61，并以该第二牺牲层51为掩膜进行刻蚀工艺刻蚀第二材料层61，于第二牺牲层51的侧壁表面上形成第二侧墙。最后去除第二牺牲层51，于硬质掩膜层2上形成多重图形化掩膜层。这样形成的第二侧墙就是多重图形化掩膜层，且该第二侧墙的两侧壁是对称的，这样形成的多重图形化掩膜层的侧墙的两侧侧壁的形貌差异性减小了。
[0052]在本申请中，第二牺牲层51的材质可以同第一牺牲层3的材质一样，为氧化硅，或者是氮化硅、氮氧化硅、非晶碳、氮化硼和氮化钛中的一种。但是不仅仅局限这样，因为第二牺牲层51最后也是需要去除的，且因为有一层硬质掩膜层2的作用，所以，第二牺牲层51的材质也可以与第一牺牲层3的材质不一样，因为去除方法不同的情况下对后续形成的半导体器件结构也产生不了其他影响。另外，在沉积第一材料层和第二材料层61形成了第一侧墙41和第二侧墙，最后第一侧墙41和第二侧墙形成多重图形化掩膜层，这样，第一材料层和第二材料层61的材质可以是相同，最终都是形成了一个相同的结构。第一材料层和第二材料层61的材质也可以不同，因为最终形成的结构是作为多重图形化掩膜，只要其具有这样的作用并对半导体器件不产生其他影响的情况。
[0053]通过上述实施例可以看出，本申请的一种多重图形化掩膜层的形成方法，通过在第一牺牲层侧壁形成第一侧墙后，然后沉积第二牺牲层，接着去除第一牺牲层，以第二牺牲层为掩膜沉积形成第二侧墙，最后去除第二牺牲层，在半导体器件上形成多重图形化掩膜层。方法操作简单，且形成的多重图形化掩膜层两侧侧壁的形貌差异减小了，有利于提高最终形成的半导体器件的性能。
[0054]通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
[0055]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【主权项】
1.一种多重图形化掩膜层的形成方法，其特征在于，包括: 提供一娃衬底； 于所述硅衬底之上依次叠置硬质掩膜层和第一牺牲层，且所述第一牺牲层部分覆盖所述硬质掩膜层的上表面； 制备第一侧墙覆盖所述第一牺牲层的侧壁及邻近所述牺牲层暴露的所述硬质掩膜层的上表面； 制备第二牺牲层覆盖所述硬质掩膜层暴露的表面，并去除所述第一牺牲层，以形成以所述第一侧墙为侧壁的凹槽； 制备第二侧墙覆盖所述凹槽的侧壁，并去除所述第二牺牲层，以形成多重图形化掩膜层。2.根据权利要求1所述的方法，其特征在于，所述第一牺牲层材质与所述第二牺牲层材质相同。3.根据权利要求2所述的方法，其特征在于，所述第一牺牲层材质为氧化硅或氮化硅或非晶碳。4.根据权利要求1所述的方法，其特征在于，所述硬质掩膜层的材质为氮化硅。5.根据权利要求1所述的方法，其特征在于，所述第一侧墙材质与所述第二侧墙材质相同。6.根据权利要求1所述的方法，其特征在于，所述第一牺牲层的厚度大于10nm。7.根据权利要求1所述的方法，其特征在于，采用化学机械研磨法研磨所述第二牺牲层至所述第一牺牲层上表面。8.—种多重图形化掩膜层的形成方法，其特征在于，所述方法包括: 提供一娃衬底； 于所述硅衬底之上依次叠置硬质掩膜层和第一牺牲层，且所述第一牺牲层部分覆盖所述硬质掩膜层的上表面； 制备第一侧墙覆盖所述第一牺牲层的侧壁及邻近所述牺牲层暴露的所述硬质掩膜层的上表面； 制备第二牺牲层覆盖所述硬质掩膜层暴露的表面，并去除所述第一牺牲层和所述第一侧墙; 制备第二侧墙覆盖所述第二牺牲层的侧壁，并去除所述第二牺牲层，以形成多重图形化掩膜层。9.根据权利要求8所述的方法，其特征在于，所述第一牺牲层厚度大于20nm。10.根据权利要求8所述的方法，其特征在于，所述第二侧墙两侧侧壁对称。
【专利摘要】本发明涉及半导体制造领域，尤其涉及一种多重图形化掩膜层的形成方法。本申请的一种多重图形化掩膜层的形成方法，通过在第一牺牲层侧壁形成第一侧墙后，然后沉积第二牺牲层，接着去除第一牺牲层，以第二牺牲层为掩膜沉积形成第二侧墙，最后去除第二牺牲层，在半导体器件上形成多重图形化掩膜层。方法操作简单，且形成的多重图形化掩膜层两侧侧壁的形貌差异减小了，有利于提高最终形成的半导体器件的性能。
【IPC分类】H01L21/033
【公开号】CN105304474
【申请号】CN201510608770
【发明人】鲍宇, 李润领, 方精训
【申请人】上海华力微电子有限公司
【公开日】2016年2月3日
【申请日】2015年9月22日