机械研磨工艺使沉积制备的牺牲层4的上表面与图形化的多晶硅层31的上表面处于同一水平面，形成参见图4所示的结构示意图。
[0050]接着，在位于所述图形化的多晶硅层31的上表面生长一外延层5，优选的，外延层5的材质为多晶硅，其中，外延层5的下表面完全覆盖图形化的多晶硅层31的上表面并延伸至图形化的多晶硅层31两边的牺牲层4的上表面，即，生长的外延层5与图形化的多晶硅层3形成一个“T”形结构，参见图5所示。
[0051]继续，以外延层5为掩膜，刻蚀牺牲层4至硬掩膜层2的上表面，在图形化的多晶硅层3的两侧分别制备一个侧墙层41，形成参见图6所示的结构。
[0052]最后，去除外延层5及图形化的多晶硅层31，形成参见图7所示的结构示意图，即为本发明一实施例中多重图形化掩膜。
[0053]优选的，硬掩膜层的材质为氮化硅。
[0054]优选的，牺牲层材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
[0055]优选的，多晶娃层的厚度大于20nm。
[0056]与此同时，本发明提供另外一种多重图形化掩膜的制备方法，该方法具体包括:
[0057]提供一衬底1，并在衬底1上从下往上依次制备硬掩膜层2和第一牺牲层30，其中，制备硬掩膜层2和第一牺牲层30可以采取沉积的方法制备，形成参见图9所示的结构示意图。
[0058]图形化第一牺牲层30，可以在第一牺牲层30的上表面旋涂一层光刻胶，以光刻胶为掩膜，刻蚀制备图形化的第一牺牲层94，形成参见图10所示的结构示意图。
[0059]继续，在图形化的第一牺牲层94的两侧制备第二牺牲层105，可以采用沉积的方法在硬掩膜层2的未与图形化的第一牺牲层105接触的上表面沉积一层第二牺牲层105，沉积完第二牺牲层105之后，采用机械研磨的方法使第二牺牲层105的上表面与图形化的第一牺牲层94的上表面处于同一水平面，形成参见图11所示的结构示意图。
[0060]继续，预设一厚度，该厚度可以为第二牺牲层105的厚度的二分之一，去除预设厚度的第二牺牲层，裸露部分图形化的第一牺牲层94的侧壁，形成参见图12所示的结构示意图。
[0061]继续，在图形化的第一牺牲层94的裸露的侧壁分别生长一侧墙层107，该侧墙层的材质可以与第一牺牲层的材质相同，生长侧墙层107后形成参见图13所示的结构示意图。
[0062]接着，以侧墙层107为掩膜，刻蚀剩余的部分第二牺牲层至应掩膜层2，形成参见图14所示的结构示意图，剩余的第二牺牲层形成图中118所表示的结构。
[0063]继续，去除侧墙层107和图形化的第一牺牲层94，形成参见图15所示的结构，即为本发明另一种实施例中制备的多重图形化掩膜的结构。
[0064]作为本发明一个优选实施例，硬掩膜层2的材质为氮化娃。
[0065]作为本发明一个优选实施例，第一牺牲层材质为氧化娃、氮化娃、氮氧化娃、非晶碳或氮化钛。
[0066]作为本发明一个优选实施例，第一牺牲层的厚度大于40nm。
[0067]作为本发明一个优选实施例，第二牺牲层的深度大于10nm。
[0068]作为本发明一个优选实施例，侧墙层的材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
[0069]综上所述，本发明通过沉积牺牲层作为掩膜或者作为侧墙层来制备多重图形化掩膜，有效改善了传统技术方案中制备多重化掩膜层的侧墙的两侧侧壁的形貌的差异，提高了半导体器件的性能，增加了半导体器件的良率。
[0070]前面所述的本项发明相关说明只限于某一个实例；只要是具备本项发明所属技术领域的常规知识，在无需变更本项发明技术性思想或者必要特点，就能将本项发明变更为其他形态。因此，前面所述的实例涵盖本项发明的任何一种实施形态，并不仅仅局限于本说明书中的形态。例如，定义为单一型的各构成要素可分散实施；同样，定义为分散的构成要素，也能以结合形态实施。
[0071]本项发明的范畴并不局限于上述详细说明，可涵盖后面所述的专利申请范围；从专利申请范围的定义、范围以及同等概念中导出的所有变更或者变更形态均包括在本项发明的范畴内。
【主权项】
1.一种多重图形化掩膜的制备方法，其特征在于，所述方法包括: 提供一衬底，于所述衬底上从下往上依次制备硬掩膜层和多晶硅层； 图形化所述多晶硅层，并于图形化的多晶硅层的侧壁制备牺牲层； 于位于所述图形化的多晶硅层的上表面生长一外延层； 以所述外延层为掩膜，制备一侧墙层； 去除所述图形化的牺牲层。2.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，所述方法中制备所述牺牲层后，采用机械研磨的方法使所述牺牲层的上表面与所述图形化的多晶硅层上表面处于同一水平面。3.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，以所述外延层掩膜，刻蚀至所述硬掩膜层的上表面以制备所述侧墙层。4.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，所述外延层的下表面完全覆盖所述图形化的多晶硅层的上表面。5.如权利要求4所述的多重图形化掩膜的制备方法，其特征在于，所述外延层下表面的面积大于所述图形化的多晶硅层的上表面的面积。6.如权利要求5所述的多重图形化掩膜的制备方法，其特征在于，所述图形化的多晶硅层与所述外延层一起构成一 “T”形结构。7.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，硬掩膜层的材质为氮化娃。8.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，所述牺牲层材质为氧化硅、氮化硅、氮氧化硅、Ξ|_晶碳或氮化钛。9.如权利要求8所述的多重图形化掩膜的制备方法，其特征在于，所述多晶硅层的厚度大于20nm。10.一种多重图形化掩膜的制备方法，其特征在于，所述方法包括: 提供一衬底，于所述衬底上从下往上依次制备硬掩膜层和第一牺牲层； 图形化所述第一牺牲层，并于图形化的第一牺牲层的侧壁制备第二牺牲层； 去除预定厚度的第二牺牲层，裸露部分图形化的第一牺牲层； 于所述裸露的第一牺牲层的侧壁生长一侧墙层； 以所述侧墙层为掩膜，刻蚀去除部分第二牺牲层； 去除所述侧墙层和图形化的第一牺牲层。11.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述方法中于图形化的第一牺牲层的侧壁制备第二牺牲层后，通过机械研磨工艺使所述第二牺牲层与所述第一牺牲层的上表面处于水平状态。12.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述硬掩膜层的材质为氮化硅。13.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述第一牺牲层材质为氧化硅、氮化硅、氮氧化硅、Ξ|_晶碳或氮化钛。14.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述第一牺牲层的厚度大于40nmo15.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述第二牺牲层的深度大于10nmo16.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述侧墙层的材质为氧化硅、氮化硅、氮氧化硅、ξ| _晶碳或氮化钛。
【专利摘要】本发明涉及半导体器件制备技术领域，尤其涉及一种多重图形化掩膜的制备方法，通过沉积牺牲层作为掩膜或者作为侧墙层来制备多重图形化掩膜，有效改善了传统技术方案中制备多重化掩膜层的侧墙的两侧侧壁的形貌的差异，提高了半导体器件的性能，增加了半导体器件的良率。
【IPC分类】H01L21/033
【公开号】CN105304475
【申请号】CN201510608977
【发明人】鲍宇, 周海锋, 方精训
【申请人】上海华力微电子有限公司
【公开日】2016年2月3日
【申请日】2015年9月22日