IN)或掺杂铝的氮化钛(Al-doped TiN)。可以通过沉积氮化钛(TiN)，并且通过铝注入工艺将铝掺杂在氮化钛上来形成掺杂铝的氮化钛(Al-doped TiN)。可以通过在氮化钛(TiN)被沉积以原位地掺杂铝的沉积工艺期间加入含铝的源材料来形成氮化钛铝(TiAIN)。举一个实例，当通过化学气相沉积(CVD)工艺来沉积氮化钛(TiN)时，同时施加钛源材料、含氮材料以及铝源材料。
[0063]参见图4C，在初步第一阻挡层17A之上形成初步阻挡增强层18A。初步阻挡增强层18A可以是沿着初步第一阻挡层17A的表面的轮廓形成的内衬图案。初步阻挡增强层18A和初步第一阻挡层17A可以是不同的材料。初步阻挡增强层18A可以由含金属的材料形成。初步阻挡增强层18A可以包括金属氮化物。例如，初步阻挡增强层18A可以包括氮化钛。
[0064]在初步阻挡增强层18A之上形成初步第一低电阻率层19A。初步第一低电阻率层19A填充沟槽15。初步第一低电阻率层19A包括低电阻率的金属材料。初步第一低电阻率层19A可以包括钨。可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成初步第一低电阻率层19A。
[0065]参见图4D，执行第一凹陷工艺，使得初步第一阻挡层、初步阻挡增强层以及初步第一低电阻率层保留在沟槽15中。可以通过回蚀工艺来执行第一凹陷工艺。作为第一凹陷工艺的结果，形成了第一阻挡层17、阻挡增强层18和第一低电阻率层19。从初步第一阻挡层17A的回蚀工艺中形成第一阻挡层17。从初步第一低电阻率层19A的回蚀工艺中形成第一低电阻率层19。从初步阻挡增强层18A的回蚀工艺中形成阻挡增强层18。可以在回蚀工艺之前执行平坦化工艺。
[0066]下掩埋部分20被形成为第一凹陷工艺的结果。下掩埋部分20包括第一阻挡层
17、阻挡增强层18以及第一低电阻率层19。下掩埋部分20被凹陷，使得下掩埋部分20的上表面是比有源区14的上表面更低。
[0067]参见图4E，形成了初步第二阻挡层21A。初步第二阻挡层21A可以是沿着栅电介质16的轮廓形成的、并且在下掩埋部分20的表面之上延伸的内衬图案。初步第二阻挡层21A包括低功函数的材料。初步第二阻挡层21A可以包括低功函数的含金属材料。初步第二阻挡层21A可以包括无氟钨(FFW)。根据另一个实施例，初步第二阻挡层21A可以包括无氟碳化钨(FFWC)，并且功函数可以通过调整碳含量来控制。根据另一个实施例，第二阻挡层213可以包括钛铝(TiAl)、碳化钛(TiC)、碳化钛铝(TiAlC)或它们的组合。
[0068]在初步第二阻挡层21A之上形成初步第二低电阻率层22A。初步第二低电阻率层22A在下掩埋部分20之上填充沟槽15。初步第二低电阻率层22A包括低电阻率的金属材料。初步第二低电阻率层22A可以包括钨。第一低电阻率层19和初步第二低电阻率层22A可以由相同的材料形成。
[0069]参见图4F，执行第二凹陷工艺，使得初步第二阻挡层和初步第二低电阻率层保留在沟槽15中。可以通过回蚀工艺来执行第二凹陷工艺。作为第二凹陷工艺的结果，形成了第二阻挡层21和第二低电阻率层22。通过对初步第二阻挡层21A的回蚀工艺来形成第二阻挡层21。通过对初步第二低电阻率层22A的回蚀工艺来形成第二低电阻率层22。可以在回蚀工艺之前执行平坦化工艺。
[0070]上掩埋部分23被形成为第二凹陷工艺的结果。上掩埋部分23包括第二阻挡层21和第二低电阻率层22。
[0071]作为第一凹陷工艺和第二凹陷工艺的结果，形成了掩埋栅电极24。掩埋栅电极24包括下掩埋部分20和上掩埋部分23。由于掩埋栅电极24包括高功函数的第一阻挡层17和低功函数第二阻挡层21，所以掩埋栅电极24可以被称为双功函数掩埋栅电极。
[0072]掩埋栅电极24的上掩埋部分23的上表面位于在比衬底11的上表面更低的水平处。掩埋栅电极24的上掩埋部分23和衬底11的表面之间的空间被称作为凹陷的间隙区25。
[0073]参见图4G，在掩埋栅电极24之上形成覆盖层26。覆盖层26包括电介质材料。用覆盖层26来填充凹陷的间隙区25。覆盖层26可以包括氮化硅。随后，覆盖层26可以被平坦化以暴露出衬底11的表面。
[0074]在形成覆盖层26之后，通过注入工艺或其它的掺杂工艺来执行杂质掺杂工艺。结果，在衬底11中形成第一杂质区27和第二杂质区28。当执行杂质掺杂工艺时，覆盖层26用作阻挡层。第一杂质区27和第二杂质区28分别变成源极区和漏极区。
[0075]第一杂质区27和第二杂质区28的底表面可以具有与上掩埋部分23重叠的深度。因此，第二阻挡层21可以具有与第一杂质区27和第二杂质区28重叠的部分。
[0076]图5A至5E是示例性地图示用于制造根据所述第二实施例的晶体管的方法的截面图。图5A至图5E是沿着图1中的线B-B’截取的晶体管的截面图。
[0077]参见图5A，在衬底11之上形成隔离层12。隔离层12限定了有源区14。可以通过浅沟槽隔离(STI)工艺来形成隔离层12。
[0078]参见图5B，在衬底11中形成沟槽15。每个沟槽15可以被形成为与有源区14和隔离层12交叉的线形状。可以通过如下来形成沟槽15:在衬底11上形成掩模图案来(未示出)，使用掩模图案(未示出)作为刻蚀掩模，以及执行刻蚀工艺。沟槽15可以被形成为比隔离沟槽13更浅。
[0079]参见图5C，隔离层12被凹陷至预定的深度。结果，形成了凹陷区R，并且有源区14的上部由于凹陷区R而形成鳍型区14F。除了鳍型区14F之外，有源区14的下部不被凹陷的隔离层12F暴露出。每个沟槽15包括第一沟槽15AF和第二沟槽15BF。第一沟槽15AF形成在有源区14中，并且第二沟槽15BF形成在隔离层12中。第一沟槽15AF和第二沟槽15BF可以连续地形成。在每个沟槽15中，第一沟槽15AF和第二沟槽15BF可以具有不同水平处的底表面。例如，第一沟槽15AF的底表面B1可以被定位成比第二沟槽15BF的底表面B2更高。第一沟槽15AF和第二沟槽15BF之间的阶梯差由沟槽15之下的隔离层12被凹陷引起。第二沟槽15BF包括凹陷区R，其底表面B2比第一沟槽15AF的底表面B1更低。由于第一沟槽15AF和第二沟槽15BF之间的阶梯差，所以在有源区14中形成鳍型区14F。
[0080]参见图5D，在鳍型区14F之上形成栅电介质层16。随后，可以执行与根据第一实施例的制造方法相同的工艺。具体地，形成了下掩埋部分20。下掩埋部分20包括第一阻挡层17、阻挡增强层18以及第一低电阻率层19。第一阻挡层17覆盖鳍型区14F的上部和两个侧壁。因此，鳍型区14F受到第一阻挡层17的高功函数的影响。
[0081]参见图5E，在下掩埋部分20之上形成上掩埋部分23。上掩埋部分23包括第二阻挡层21和第二低电阻率层22。结果，形成了包括下掩埋部分20和上掩埋部分23的掩埋栅电极24。
[0082]在下掩埋部分20之上形成覆盖层26。
[0083]尽管未示出，随后可以形成第一杂质区27和第二杂质区28 (见图4G)。
[0084]图6A是比较用作第一阻挡层的材料的功函数的曲线图。图6B是比较用作第一阻挡层的材料的泄漏电流的曲线图。图6A和6B比较了第一样品(TiN)和第二样品(TiAIN/TiN)。第一样品由氮化钛单独形成，而第二样品通过将氮化钛铝和氮化钛层叠形成。使用第一样品的掩埋栅电极的下掩埋部分可以是TiN/W。使用第二样品的掩埋栅电极的下掩埋部分可以是TiAlN/TiN/W。
[0085]参见图6A，当使用第二样品(TiAlN/TiN)时，平带电压(a flat band voltage)朝向正方向(见附图标记301)偏移。简言之，包括在氮化钛铝(TiAIN)中的铝形成偶极，其将平带电压向有效功函数增加的方向偏移。
[0086]参见图6B，可以看出第一样品和第二样品具有等效水平的泄漏电流。
[0087]可以从图6A和6B中看出，具有包括氮化钛铝(TiAIN)和氮化钛(TiN)的第一阻挡层的掩埋栅电极具有比具有包括氮化钛(TiN)的第一阻挡层的掩埋栅电极更高的功函数。
[0088]图7A是比较用作第二阻挡层的材料的功函数的曲线图。图7B是比较用作第二阻挡层的材料的泄漏电流的曲线图。图7A和7B比较了第三样品(TiN)和第四样品(FFW)。使用第三样品的掩埋栅电极的上掩埋部分可以是TiN/W。使用第四样品的掩埋栅电极的上掩埋部分可以是FFW/W。
[0089]参见图7A，当使用无氟钨(FFW)时，平带电压朝向负方向(见附图标记302)偏移。简言之，当使用无氟钨(FFW)时，可以得到低功函数。
[0090]参见图7B，可以看出氮化钛(TiN)和无氟钨(FFW)具有大致等效水平的泄漏电流。
[0091]可以从图7A和图7B中看出，具有包括无氟钨(FFW)的第二阻挡层的掩埋栅电极具有比具有包括氮化钛(TiN)的第二阻挡层的掩埋栅电极更低的功函数。
[0092]图8是图示包括根据一个实施例的晶体管的半导体器件的一个实例的截面图。
[0093]参见图8，半导体器件400包括第一晶体管420和第二晶体管440。第一晶体管420和第二晶体管440形成在衬底401中，并且它们通过隔离层402彼此隔开。
[0094]第一晶体管420包括掩埋栅电极406、第一源极区415和第一漏极区416。掩埋栅电极406形成在沟槽403中。沟槽403延伸穿过隔离层402和有源区404。第一栅电介质层405形成在沟槽403的表面上。掩埋栅电极406包括下掩埋部分407和上掩埋部分411。下掩埋部分407包括高功函数阻挡层408、阻挡增强层409和第一低电阻率层410。上掩埋部分411包括低功函数阻挡层412和第二低电阻率层413。
[0095]第二晶体管440包括平面栅电极432、第二源极区433和第二漏极区434。第二栅电介质层431形成在平面栅电极432之下。平面栅电极432可以包括多晶硅、金属、金属氮化物、金属化合物或者它们的组合。第二栅电介质层431可以包括氧化硅、氮化硅、氮氧化娃或高k电介质材料。高k电介质材料可以包括基于給的材料。第二栅电介质层431可以包括界面层和高电介质材料层的叠层。界面层可以包括氧化硅、氮化硅、氮氧化硅或它们的组合。
[0