鳍式场效应晶体管的结构和形成方法
【专利说明】鳍式场效应晶体管的结构和形成方法
[0001]优先权声明和交叉引用
[0002]本申请要求2014年6月12日提交的美国临时申请第62/011，348号的权益，其全部内容结合于此作为参考。
技术领域
[0003]本发明涉及集成电路器件，更具体地，涉及鳍式场效应晶体管的结构和形成方法。
【背景技术】
[0004]半导体集成电路(1C)工业已经经历了快速增长。半导体制造工艺中的不断进步已经产生了具有更精细部件和/或更高集成度的半导体器件。功能密度(即，每芯片面积的集成电路的数量)已经普遍增大，而部件尺寸(即，使用制造工艺可以产生的最小组件)减小。按比例缩小工艺通常通过提高生产效率和降低相关成本而提供益处。
[0005]材料和制造中虽有开创性进步，但是缩放诸如金属氧化物半导体场效应晶体管(M0SFET)器件的平面器件已经证明具有挑战性。为了克服这些挑战，电路设计者期待新的结构带来改进的性能，这导致了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET制造为具有从衬底向上延伸的薄垂直“鳍”(或鳍结构)。在该垂直鳍中形成FinFET的沟道。栅极被提供在鳍上方以允许栅极从多侧控制沟道。FinFET的优势可以包括短沟道效应的减小、减少的泄漏和更高的电流。
[0006]然而，由于部件尺寸不断减小，制造工艺不断地变得更难以实施。因此，形成包括FinFET的可靠的半导体器件是个挑战。
【发明内容】
[0007]为了解决现有技术中存在的问题，本发明提供了一种半导体器件，包括:半导体衬底；鳍结构，位于所述半导体衬底上方；栅极堆叠件，覆盖所述鳍结构的一部分；外延生长的源极/漏极结构，位于所述鳍结构上方并且邻近所述栅极堆叠件；以及半导体保护层，位于所述外延生长的源极/漏极结构上方，其中，所述半导体保护层的硅原子浓度大于所述外延生长的源极/漏极结构的硅原子浓度。
[0008]在上述半导体器件中，其中，所述半导体保护层与所述外延生长的源极/漏极结构直接接触。
[0009]在上述半导体器件中，其中，所述半导体保护层由基本上纯的硅材料制成。
[0010]在上述半导体器件中，其中，所述半导体保护层的硅原子浓度在从约50%至约99%的范围内。
[0011]在上述半导体器件中，其中，所述半导体保护层的硅原子浓度沿着从所述半导体保护层的表面朝向所述外延生长的源极/漏极结构的方向逐渐降低。
[0012]在上述半导体器件中，其中，所述外延生长的源极/漏极结构是η型半导体材料。
[0013]在上述半导体器件中，其中，所述外延生长的源极/漏极结构是ρ型半导体材料。
[0014]在上述半导体器件中，其中，所述半导体器件还包括覆盖所述外延生长的源极/漏极结构的下部的支撑元件。
[0015]在上述半导体器件中，其中，所述半导体器件还包括覆盖所述外延生长的源极/漏极结构的下部的支撑元件，其中，所述支撑元件与所述外延生长的源极/漏极结构直接接触，并且所述支撑元件位于所述半导体保护层和所述半导体衬底之间。
[0016]在上述半导体器件中，其中，所述半导体保护层具有第一部分和第二部分，并且所述第一部分薄于所述第二部分。
[0017]根据本发明的另一方面，提供了一种半导体器件，包括:半导体衬底；第一鳍结构，位于所述半导体衬底上方；第一外延生长的源极/漏极结构，位于所述第一鳍结构上方；第二鳍结构，位于所述半导体衬底上方；第二外延生长的源极/漏极结构，位于所述第二鳍结构上方；第一半导体保护层，位于所述第一外延生长的源极/漏极结构上方，其中，所述第一半导体保护层的硅原子浓度大于所述第一外延生长的源极/漏极结构的硅原子浓度；以及第二半导体保护层，位于所述第二外延生长的源极/漏极结构上方，其中，所述第二半导体保护层的硅原子浓度大于所述第二外延生长的源极/漏极结构的硅原子浓度。
[0018]在上述半导体器件中，其中，所述第一半导体保护层和所述第二半导体保护层的至少一个由基本上纯的硅材料制成。
[0019]在上述半导体器件中，其中，所述第一半导体保护层或所述第二半导体保护层的硅原子浓度在从约50%至约99%的范围内。
[0020]在上述半导体器件中，其中，所述第一半导体保护层的硅原子浓度沿着从所述第一半导体保护层的表面朝向所述第一外延生长的源极/漏极结构的方向逐渐降低。
[0021 ] 在上述半导体器件中，其中，所述第一外延生长的源极/漏极结构是η型半导体材料，而所述第二外延生长的源极/漏极结构是Ρ型半导体材料。
[0022]根据本发明的又一方面，提供了一种形成半导体器件的方法，包括:在半导体衬底上方形成鳍结构；形成位于所述半导体衬底上方并且覆盖所述鳍结构的一部分的栅极堆叠件；外延生长位于所述鳍结构上方并且邻近所述栅极堆叠件的源极/漏极结构；以及在所述源极/漏极结构上方形成半导体保护层。
[0023]在上述方法中，其中，在所述源极/漏极结构上外延生长所述半导体保护层。
[0024]在上述方法中，其中，在相同的工艺室中原位形成所述源极/漏极结构和所述半导体保护层。
[0025]在上述方法中，其中，所述方法还包括:在所述半导体衬底上方形成第二鳍结构；形成位于所述半导体衬底上方并且覆盖所述第二鳍结构的一部分的第二栅极堆叠件；在形成外延生长的所述源极/漏极结构和所述半导体保护层之前，阻挡所述第二鳍结构；外延生长位于所述第二鳍结构上方并且邻近所述第二栅极堆叠件的第二源极/漏极结构；以及在形成所述第二源极/漏极结构之前，阻挡所述半导体保护层。
[0026]在上述方法中，其中，所述方法还包括:在所述半导体衬底上方形成第二鳍结构；形成位于所述半导体衬底上方并且覆盖所述第二鳍结构的一部分的第二栅极堆叠件；在形成外延生长的所述源极/漏极结构和所述半导体保护层之前，阻挡所述第二鳍结构；外延生长位于所述第二鳍结构上方并且邻近所述第二栅极堆叠件的第二源极/漏极结构；以及在形成所述第二源极/漏极结构之前，阻挡所述半导体保护层，其中，所述方法还包括:在阻挡所述半导体保护层之后，在所述第二源极/漏极结构上方形成第二半导体保护层。
【附图说明】
[0027]当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0028]图1A至图1F是根据一些实施例的用于形成半导体器件的工艺的各个阶段的立体图。
[0029]图2A至图9A是根据一些实施例的用于形成半导体器件的工艺的各个阶段的截面图。
[0030]图2B至图9B是根据一些实施例的用于形成半导体器件的工艺的各个阶段的截面图。
[0031]图10是根据一些实施例的工艺室的截面图。
[0032]图11是根据一些实施例的用于形成半导体器件的工艺的一个阶段的截面图。
【具体实施方式】
[0033]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0034]而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
[0035]描述了本发明的一些实施例。图1A至图1F是根据一些实施例的用于形成半导体器件的工艺的各个阶段的立体图。在图1A至图1F中描述的阶段之前、期间和/或之后可以提供额外的操作。图2A至图9A是根据一些实施例的用于形成半导体器件的工艺的各个阶段的截面图。例如，图2A至图9A是沿着图1A至图1F中的线A-A截取的截面图。图2B至图9B是根据一些