半导体装置与其的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置及其制造方法。
【背景技术】
[0002]随着半导体技术的不断发展，硅基半导体的技术已非常成熟。然而随着元件尺寸的不断缩小，许多元件性能却也面临到一些来自材料本身所造成的瓶颈。许多下一世代的半导体元件技术也陆续提出，其中II1-V族半导体材料，尤其是氮基材料，例如氮化镓，更因其具有特殊的自发极化效应、压电极化效应与能形成二维电子气(2DEG)，具有高电子饱和速度与高崩溃电场，使得氮化镓元件受到瞩目，特别是常关型氮化镓晶体管。
【发明内容】
[0003]本发明的一实施方式提供一种半导体装置，包含基板、沟道层、间隔层、阻挡层与氧化披覆层。沟道层置于基板上。间隔层置于沟道层上。阻挡层置于间隔层上。氧化披覆层置于阻挡层上。氧化披覆层的材质为氮氧化物。
[0004]在一或多个实施方式中，间隔层的厚度小于5纳米。
[0005]在一或多个实施方式中，间隔层的材质为氮化铝。
[0006]在一或多个实施方式中，氧化披覆层的厚度小于5纳米。
[0007]在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。
[0008]在一或多个实施方式中，阻挡层的材质为氮化镓铝(AlxGau x)N)，且
0.1 ^ X ^ 0.4o
[0009]在一或多个实施方式中，半导体装置还包含源极、漏极与栅极。源极与漏极置于阻挡层上。栅极至少置于氧化披覆层上与置于源极与漏极之间。
[0010]在一或多个实施方式中，半导体装置还包含保护层，置于氧化披覆层上，且至少一部分的保护层置于氧化披覆层与栅极之间。
[0011]在一或多个实施方式中，间隔层具有氧化区域。氧化披覆层具有第一凹槽，且阻挡层具有第二凹槽。第一凹槽与第二凹槽一并暴露至少一部分的氧化区域，且至少一部分的栅极置于第一凹槽与第二凹槽中。
[0012]在一或多个实施方式中，半导体装置还包含保护层，共形地置于第一凹槽与第二凹槽中，且至少一部分的保护层置于栅极与间隔层的氧化区域之间。
[0013]本发明的另一实施方式提供一种半导体装置的制造方法，包含形成沟道层于基板上。形成间隔层于沟道层上。形成阻挡层于间隔层上。形成披覆层于阻挡层上。氧化披覆层，以形成氧化披覆层于阻挡层上。氧化披覆层的材质为氮氧化物。
[0014]在一或多个实施方式中，间隔层的材质为氮化铝。
[0015]在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。
[0016]在一或多个实施方式中，阻挡层的材质为氮化镓铝(AlxGau x)N)，且
0.1 ^ X ^ 0.4o
[0017]在一或多个实施方式中，披覆层使用一高温氧化工艺氧化，且该温度高于700°C。
[0018]在一或多个实施方式中，制造方法还包含形成源极与漏极于阻挡层上。形成栅极于至少氧化披覆层上且于源极与漏极之间。
[0019]在一或多个实施方式中，制造方法还包含形成保护层于氧化披覆层上，且形成至少一部分的保护层于氧化披覆层与栅极之间。
[0020]在一或多个实施方式中，制造方法还包含形成第一凹槽于披覆层中以暴露出一部分的阻挡层。通过第一凹槽形成第二凹槽于阻挡层中以暴露出一部分的间隔层。
[0021]在一或多个实施方式中，氧化披覆层包含一并氧化披覆层与部分的间隔层，以形成氧化披覆层与氧化区域于间隔层中。形成栅极包含更形成栅极于第一凹槽与第二凹槽中。
[0022]在一或多个实施方式中，制造方法还包含共形地形成保护层于第一凹槽与第二凹槽中，使得至少一部分的保护层置于栅极与间隔层的氧化区域之间。
[0023]本发明的再一实施方式提供一种半导体装置的制造方法，包含形成沟道层于基板上。形成间隔层于沟道层上。形成阻挡层于间隔层上。形成披覆层于阻挡层上。通过蚀刻披覆层以形成第一凹槽于披覆层中。通过蚀刻阻挡层以形成第二凹槽于阻挡层中，以暴露一部分的间隔层。氧化披覆层与被暴露的间隔层，以形成氧化披覆层与氧化区域。氧化披覆层的材质为氮氧化物。
[0024]在一或多个实施方式中，间隔层的材质为氮化铝。
[0025]在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。
[0026]在一或多个实施方式中，阻挡层的材质为氮化镓铝(AlxGau x)N)，且
0.1 ^ X ^ 0.4o
[0027]在一或多个实施方式中，披覆层使用一高温氧化工艺氧化，且温度高于700°C。
[0028]在上述实施方式中，披覆层的缺陷可减少，因此披覆层的表面为平坦表面。更进一步地，氧化工艺可将披覆层去极化，如此一来，氧化披覆层的缺陷可进一步地被减少。再加上，因氧化披覆层被去极化，因此其表面为平坦表面，成长于氧化披覆层上的其他层的品质也可被改善。
【附图说明】
[0029]图1A至图1E为本发明第一实施方式的半导体装置于不同阶段的制造流程剖面图。
[0030]图2A与图2B为本发明第二实施方式的半导体装置于不同阶段的制造流程剖面图。
[0031]图3A与图3B为本发明第三实施方式的半导体装置于不同阶段的制造流程剖面图。
[0032]图4A与图4D为本发明第四实施方式的半导体装置于不同阶段的制造流程剖面图。
[0033]图5A与图5B为本发明第五实施方式的半导体装置于不同阶段的制造流程剖面图。
[0034]其中，附图标记说明如下:
[0035]110:基板156:第一凹槽
[0036]120:沟道层160:源极
[0037]122: 二维电子气通道 170:漏极
[0038]130:间隔层180:栅极
[0039]132:氧化部分190:保护层
[0040]140:阻挡层210:缓冲层
[0041]142:第二凹槽250:牺牲层
[0042]150:披覆层T1、T2、T3:厚度
[0043]155:氧化披覆层
【具体实施方式】
[0044]以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示之。
[0045]图1A至图1E为本发明第一实施方式的半导体装置于不同阶段的制造流程剖面图。如图1A所示，首先提供一基板110。接着，可选择性地形成一缓冲层210于基板110上。在本实施方式中，基板110的材质可为蓝宝石(Sapphire)、娃(Si)或碳化娃(SiC)，而缓冲层210的材质可为氮化铝(A1N)或其他合适的材质。之后，形成一沟道层120于基板110上或上方。举例而言，在图1A中，沟道层120形成于基板110上方且形成于缓冲层210上。在本实施方式中，沟道层120的材质可为氮化镓(GaN)，而形成沟道层120的方法可为化学气相沉积(chemical vapor deposit1n, CVD)法。
[0046]接着请参照图1B。形成一间隔层130于沟道层120上。在本实施方式中，间隔层130的材质可为氮化铝(A1N)，间隔层130的厚度T1可小于5纳米，而形成间隔层130的方法可为金属有机化学气相沉积(metal organic chemical vapor deposit1n, M0CVD)法。
[0047]接着请参照图1C。之后，形成一阻挡层140于间隔层130上。在本实施方式中，阻挡层140的材质为氮化镓铝(AlxGau X)N)，且0.1彡x彡0.4。阻挡层140的厚度T2可小于40纳米，而形成阻挡层140的方法可为金属有机化学气相沉积(metal organic chemicalvapor deposit1n, M0CVD)法。
[0048]请参照图1D。形成一披覆层150于