165。还可选择，不用向下刻蚀硅，使P+本体接触区145裸露出来，在图3N中，可以仅仅部分刻蚀硅，或者根本不刻蚀——取而代之的是在硅上沉积一个厚厚的钛层；正如下文所述，钛层足够厚，以便在高温过程中，消耗足量的硅，形成硅化物，触及本体接触层155。在另一种可选方法中，可以选择同时制备栅极和源极/本体硅化物；然而，同时制备栅极和源极/本体硅化物可能会形成短路或电桥，导致从源极到栅极的漏电路径。氮化物垫片152可能不足以绝缘闭锁栅极-源极电压，这也会导致漏电和击穿。可以通过以独立的步骤制备栅极硅化物155和源极/本体硅化物165，来避免这些问题，氧化物插头130使这两个区域绝缘。在另一个可选方案中，如图30-1所示，不必制备栅极硅化物155 ;取而代之的是，无需先制备栅极硅化物，就在栅极电极135上方形成氧化物插头160 ;这可以确保硅化工艺不会引起源极/栅极短路，从而制成如图2B所示的最终结构100b。在图3P中，在顶部沉积一个氧化层170，对于小接触对准，如果有必要可以进行CMP。利用接触掩膜(图中没有表示出)作为第二掩膜，制备接触沟槽，然后用导电插头(例如钨)填充接触沟槽，以接触源极/本体和栅极区，作为源极接触180-S和栅极接触180-G。由于接触沟槽可以触及半导体突起的任何部位，并且可以通过自对准的源极/本体硅化物165传输到源极和本体区，因此用于制备到源极/本体区的接触沟槽的处理窗口相当的大。这样可以提高制备工艺的可靠性和产量，即使更小的晶胞间距也能适应。在图3Q中，制备金属层190并形成图案，例如利用第三掩膜(金属掩膜)；在顶面上，制备栅极金属190-G和源极金属190-S。
[0061]图3D’至3P’表示制备如图3P’所示的MOSFET器件100’的另一部分的制备工艺的一系列剖面图，器件下方带有宽沟槽119’，可以选择制备特殊结构的截止区。作为示例，这些图都取自器件边缘附近的截止区中。图3D’表示穿过与图3A-3D相同工艺的剖面。然而，在图3D’中，以及形成了宽沟槽119’，例如宽度为4-8微米，就像有源栅极沟槽119-1那样，内衬屏蔽氧化物120。这些图中也表示出了较薄的有源栅极沟槽119-1。图3E’-1至3E’-4所示的工艺步骤，要在上述图3E和3F所示的工艺步骤之间进行。如图3E’_1所示，用第一多晶硅层125部分填充宽沟槽119’。由于宽沟槽119’比有源栅极沟槽119-1宽许多，因此第一多晶硅层125虽然完全填充了有源栅极沟槽119-1，但仅仅沿宽沟槽119’的侧壁和底部排列，厚度为W (约为0.9微米)，保留沟槽中间的凹槽。尽管该图没有按比例，但是第一多晶硅层125的厚度W在整个器件上(即在宽沟槽侧壁上、宽沟槽底部、半导体表面上方等)应相同。在图3E’ -2中，氧化层126填充在已部分填充的沟槽119’内，覆盖在第一多晶娃层125上方，然后沉积氮化娃层127以及另一个氧化层128，以构成一个0N0 (氧化物-氮化物-氧化物)堆栈。由于宽沟槽119’很宽，因此0Ν0层126、127、128在宽沟槽119’的中间处留出一个缝隙空间121’。再次，尽管该图没有按比例，但是氧化层126应该具有均匀厚度，也就是说，在宽沟槽119’的底部和侧壁上以及半导体突起的顶部上方的厚度均相同。在图3Ε’ -3中，利用CMP工艺，几乎全部除去氮化硅层127顶部的顶部氧化层128，保留缝隙空间121’周围的宽沟槽119-1中间的顶部氧化层128的U-型部分。在图3Ε’-4中，利用氮化硅刻蚀工艺，除去顶面上的氮化硅层，保留宽沟槽119’中间处的回刻氮化硅层127 (也可能是U-型)上方的U-型氧化层128。如图3Ε’-4所示，对氧化层126、128向下进行CMP到第一多晶硅层125。要注意的是，在宽沟槽119’外面的其他区域中(例如有源栅极沟槽119-1周围的有源区)，已经除去了 0Ν0层126、127、128。仅仅在宽沟槽119’的中间保留0Ν0层126、127、128 ;它们在沟槽的中间处构成一个U-型。在图3F’中，进行多晶硅刻蚀(也可参见图3F)，回刻第一多晶硅层125，仅仅保留沟槽底部中的下面的部分。在图3G’中，沉积一个中间多晶硅电介质层130，还可选择进行CMP。在图3Η’中，对ΙΗ)层130进行回刻，使宽沟槽119’中的IPD层130凹向IPD层130以及氮化层127周围的氧化层126，保留氧化物突起122，除去氧化物128的剩余部分。注意，如果回刻工艺是各向同性的，那么在氮化层127的边缘下方，就会有一些氧化物突起122的切槽(图中没有表示出)。沟槽119’的宽度不必把这些切槽考虑进去。在图3H’ -1中，除去氮化硅层127，保留宽沟槽119’中间部分中的氧化物突起122。然后生长并除去牺牲氧化层(图中没有表示出)，以修复沟槽119的侧壁表面。在图31’中，生长栅极氧化层132，然后沉积多晶硅层135，并利用CMP工艺使顶面平整。在图3J’中，回刻第二多晶硅层135，使沟槽119-1和119’的侧壁下方以及氧化物突起122顶部下方凹陷，以便制备沟槽栅极电极。因此，在宽沟槽119’中，形成了两个多晶硅电极135，它们之间被氧化物突起122分开。上述沟槽栅极是利用自对准的硅化工艺制成的，沟槽栅极作为凹陷的栅极，其侧壁延伸到栅极电极135的顶面上方。图3K’至30’所示的工艺步骤是相同的，并且对应上述图3K至30所示的工艺步骤，包括制备图3K’中的源极150、本体140以及本体接触145区域，图3L’中的氮化物垫片152以及栅极硅化物155，图3M’和3M’ -1中的氧化物插头160，图3N’中的回刻硅，以及制备图30’中的源极/本体接触硅化物165。然后，在图3P’中，在顶面上制备氧化层170 (例如LT0和BPSG)，还可选用CMP平整化。
[0062]在一个可选实施例中，可以省去0N0堆栈的第二氧化层128。在图3Ε’’_3中，与图3Ε’ -3类似，沉积第一氧化层126，然后背面CMP到多晶硅125的表面，并沉积氮化物127。如图所示，氮化物127也可以背面CMP到多晶硅125的表面。此后，上述步骤可以继续进行，包括回刻第一多晶硅层125以及回刻第一氧化层126，将氮化物127作为硬掩膜，保留氧化层126中剩余的氧化物突起122。
[0063]图3Q’_AA表示由类似于图3P’所示的结构制成的一种可能的MOSFET截止。这可以用于高压截止结构。截止金属190-T通过沟槽接触180-T-2，电连接到MOSFET 100’的晶片边缘199上的硅化物层165，并通过沟槽接触180-T-1，电气性连接到宽沟槽119’中最外面的第二多晶娃电极135-2。由于晶片边缘199位于漏极电势，因此最外面的多晶娃135-2短接至漏极电势。宽沟槽119’中最里面的第二多晶硅135-1通过栅极接触180-G，连接到栅极金属190-G。氧化物突起122’可以设计得足够宽，以便承载它上面的闭锁电压。对于高压器件来说，截止沟槽可以包围着有源区，从而使器件截止。
[0064]图3Q’ -BB表示另一种可选性布局，其中MOSFET 100’的另一部分包括源极金属190-S，通过沟槽接触180-S，源极金属190-S电气性连接到沉积在宽沟槽119’底部的第一多晶硅层125上。底部栅极多晶硅125连接到源极金属190-S上，作为屏蔽栅极沟槽(SGT)MOSFET的屏蔽栅极电极。该结构也可以通过类似于图3P’所示的结构制备，只要将屏蔽接触180-S’的接触孔置于宽沟槽180-S’的氧化物突起122’中，第二多晶硅电极135-1和135-2之间。宽沟槽119’的底部多晶硅125在第三维度上，可以连接到有源沟槽119-1中的另一个底部多晶硅125上。
[0065]图3Q’_CC表示另一个可选实施例，其中栅极接触180-G可以从栅极金属190-G到宽沟槽中的栅极电极135-1形成。因此，图3Q’-CC所示的MOSFET器件100’中除了氧化物突起122’填充在器件100’的宽沟槽119’的中间部分以外，其他都与图2和3Q所示的器件100相同。
[0066]图4A-4B表示器件100’的示意布局的顶视图。图3Q’ _AA、3Q’ -BB和3Q’ -CC的剖面图分别取自图4A-4B的截线A-A、B-B和C-C。图4A表示宽沟槽119’的可能的示意布局。两个第二多晶硅135-1和135-2沿宽沟槽119’的边缘排列。内部多晶硅135-1在宽沟槽119’的内边缘上，其位置如图中的点划线所示。外部多晶硅135-2在宽沟槽119’的外边缘上，其位置如图中的虚线所示。尽管没有明确表示出，但是氧化物突起122位于内部和外部多晶硅135-1和135-2之间。图4B表示器件100’的金属布局，也表示宽沟槽119’的多晶硅135-1和135-2的位置。宽沟槽119’的大部分都位于晶片边缘附近，包围着器件100’，但是偶尔也会有突起使结构像将要形成的栅极总线119’ -GB那样。由于栅极总线119’ -GB仅仅是宽沟槽119’的内边缘的突起，因此如图中的C-C剖面所示，仅可见内部电极135’-1。另一个突起，如图中B-B剖面所示(参见图3Q’-BB)，使源极金属连接到氧化物突起122下方的第一多晶硅层125上。宽沟槽119’中的两个第二多晶硅层135都是图3Q’ -BB和3Q-CC的剖面图中的内部多晶硅135-1。注意，接触可以从金属到下面的结构需要的地方，因此，即使结构位于金属下方(例如外部多晶硅135-2基本位于栅极金属190-G下方)，接触也不必从金属到该结构。器件的有源区位于源极金属190-G的下面。栅极金属沿内部多晶硅135-1的顶部延伸。在特定位置处，截止金属190-T将外部多晶硅135-2短接至晶片外围的源极/本体区(参见图3Q’ -AA的A-A剖面)。
[0067]在如图4B’ -1所示的可选部件中，图3Q’ -BB的剖面图取自图4B’ _1的线B-B。MOSFET器件100’ -1中除了宽沟槽具有一个突起，使所形成的内部栅极滑道144穿过有源区延伸(尽管栅极金属190-G没有形成在内部栅极滑道144下方，具有内部沟槽135-1)，而且没有第二个突起133在栅极滑道上以外形成，其他都与MOSFET器件100’类似。取而代之的是，源极金属190-S覆盖内部栅极滑道144，使接触可以从源极金属190-S，沿内部栅极滑道144，到剖面B-B上的底部电极125。
[0068]在一个可选实施例中，与2009年8月14日登记的美国申请案12/583，192中的实施例类似，利用与图3A-3Q所示的相同的工艺步骤，可以制备一个如图5A-5E所示的较简化的截止和屏蔽电极接触。图5A取自图3E所示的步骤，在图5A中，有源沟槽119-1和较宽的沟槽119’’已经形成在半导体衬底中，并且内衬有氧化物120 ;所沉积的第一多晶硅层125足够厚，以便填充在所有的有源沟槽119-1和宽沟槽119’ ’中。在图5B中(对应图3H所示的步骤)，回刻第一多晶硅125，以便在沟槽底部形成一个底部多晶硅电极125，IPD 130也类似地在它上面形成。在图5C (对应图31)中，在器件上，生成一个栅极氧化层132以及第二多晶硅层135。第二多晶硅层135的厚度足以完全填充有源沟槽119-1，但仅能沿宽沟槽119”的侧壁和底部排列。然后，利用各向同性的刻蚀，完全